JPH036649A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH036649A
JPH036649A JP14191789A JP14191789A JPH036649A JP H036649 A JPH036649 A JP H036649A JP 14191789 A JP14191789 A JP 14191789A JP 14191789 A JP14191789 A JP 14191789A JP H036649 A JPH036649 A JP H036649A
Authority
JP
Japan
Prior art keywords
priority
signal
request
request signal
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14191789A
Other languages
English (en)
Inventor
Yukihiro Fujino
藤野 幸弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP14191789A priority Critical patent/JPH036649A/ja
Publication of JPH036649A publication Critical patent/JPH036649A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデータ処理装置、さらに詳しく云えば各装置か
ら送出される要求の優先順位を決定するデータ処理装置
に関する。
(従来の技術) 従来、この樵のデータ処理装置は、複数台の装置からそ
れぞれに要求が送られてぐると、要求を出し九装置ごと
、または要求ごとにフラグを持ち、全フラグの優先順位
を特許のアルゴリズムの優先回路により決定していた。
第3図は従来のこの種のデータ処理装置の1例を示す図
である。
装置A、l:1,0.DIIO〜113から出た要求信
号はレジスタ130に格納される。優先回路150は優
先順位を決定し決定装置番号イg号線0より最優先の装
置番号を出力する。
優先回路150はレジスタ151およびカウンタ152
によって−どの装置も優先度が同じになるように制御す
る。
(発明が解決しようとする課題) ところで、従来のデータ処理装置は優先回路のアルゴリ
ズムにより各要求信号の優先度が決まってしまうので、
後から任意の要求信号の優先度を簡単にあげることがで
きないという欠点があった。
本発明の目的は要求信号の優先度を後から容易にあげる
ことができるデータ処理装置を提供することにある。
(課題を解決するための手段) 前記目的を達成するために本発明によるデータ処理装置
は複数台の装置がそれぞれ要求を行ない、その要求に対
する処理を行なり順位を決定するデータ処理装置におい
て、複数台の装置からのそれぞれの要求信号を受ける第
1の格納手段と、高優先装置選択信号により前記要求償
号から優先度を上げたい装置の要求信号を選ぶ要求信号
選択手段と、前記要求信号選択手段出力を格納する第2
の格納手段と、前記lおよび第2格納手段に格納された
要求信号出力を一定の時間内で均等に選択するように優
先度を決定する優先回路と、前記優先回路の出力信号の
うち、前記第1の格納手段の出力に対応する出力信号よ
り選択された要求信号を作成する選択要求信号作成手段
と、前記選択要求信号作成手段の出力信号と前記高優先
装置選択信号とのいずれかを前記優先回路の出力信号の
うち前記第2の格納手段の出力に対応する出力信号によ
って選択する決定信号選択手段とを有している。
(実施例) 以下、図面を参照して本発明をさらに詳しく説明する。
第1図は本発明によるデータ処理装置の一実施例を示す
ブロック図である。
本実施例は複数台の装置A、B、0.DIO〜13が要
求信号を出し、その要求信号を受けるgtの格納手段で
あるレジスタ30.要求(Flを選ぶ要求信号選択手段
であるセレクタ20およびセレクタ20の出力を受ける
第2の格納手段であるレジスタ40の他、優先回路50
、選択要求信号作成手段であるエンコーダ60および決
定信号選択手段であるセレクタ61を含んでいる。一定
時間内で均等に選択するように優先度を決める優先回路
50はレジスタ30の出力とレジスタ40の出力の優先
順位を求め、出力のうちレジスタ30に対応する信号を
エンコーダ60に送出する。決定信号選択手段であるセ
レクタ61はエンコーダ60の出力または高優先装置選
択信号aを優先回路50の出力のうちレジスタ40に対
応する信号により選択する。
次に動作について説明する。
一例として各装置は要求信号による要求が受けつけられ
、処理が終了するとすぐに次の要求信号を出すこととす
る。また、1度に1処理しか実行せず、実行中の処理が
終了してから次の順位の処理を行う。優先回路50は従
来例と同じようなポインタを1づつ更新して順位を決め
る回路とする。決定装置番号すは何も選ばれない場合は
”o”を出力する。
今、高優先装置選択信号aは装[Bを選択しているとす
る。第2図において、矢印は優先回路50のポインタの
位置を示している。ステップ1においては、レジスタ3
0.40は全て61″が格納され、全装置から要求信号
が送られてきている。ポインタは装置Aを指しているの
で優先回路50の出力は装置人に対応する箇所のみ1”
である。決定装置番号すはAとなる。
装置人に対する処理が行なわれると、レジスタ30の装
置Aに対応する箇所はリセットされる(ステップ2)。
そして、装置Aに対する処理が終った時点で、ポインタ
は装[Bを指す。レジスタ30の装置人に対応する箇所
は新しい要求がくるため1′となる。
優先回路50の出力は装置Bに対応する箇所のみ1″で
ある。決定装置番号すはBとなる(ステップ3)。
装置Bに対する処理が行なわれると、レジスタ30の装
置Bに対応する箇所とレジスタ40はリセットされる(
ステップ4)。
同様にして、ステップ5では決定装置番号すは0となシ
、ステップ7では決定装置番号はDとなる。ステップ9
ではポインタはレジスタ40を指す。優先回路50の出
力はレジスタ40に対応する箇所のみ”1”となり、セ
レクタ61は高優先装置選択信号aの方を選び、この信
号は装置Bを示しているので決定装置番号すはBとなる
。装[Bに対する処理が行なわれると。
レジスタ30の装置Bに対応する箇所とレジスタ40は
リセットされる(ステップ10)。そして、ステップ1
1ではステップ1と同様の処理が行なわれ、以下、この
動作を繰り返す。決定装置番号すはA −+ B→0→
D−+Bの順で装置を選択するので、装置Bの選択され
る頻度があがる。
高優先装置選択信号aを変えるとそれに対応して頻度の
あがる装置が変わる。
したがって、高優先度選択信号を切り替えることにより
、簡単に任意の要求信号の優先度をあげることができる
(発明の効果) 以上、説明したように本発明は要求信号を受けつけるレ
ジスタを1ビツト追加し、優先回路に他のレジスタと同
じように取υ扱かい、追加レジスタの入力信号を選択す
ることにより任意の要求信号の優先度を後から簡単にあ
げることができるという効果がある。
【図面の簡単な説明】
第1図は本発明によるデータ処理装置の一実施例を示す
ブロック図、第2図は実施例の動作を説明するための図
、第3図は従来のデータ処理装置の一例を示すブロック
図である。 10.11,12.13・・・装[A、B、O,D20
.61・・・セレクタ 30.40・・・レジスタ 50・・・優先回路 60・・・エンコーダ a・・・高優先装置選択信号 b・・・決定装置番号 110.111,112.113・・・装置A、B。 0、D 130.151・・・レジスタ 150・・・優先回路 152・・・カウンタ 153・・・デコーダ 154・・・エンコーダ C・・・決定装置番号信号線 21図

Claims (1)

    【特許請求の範囲】
  1. 複数台の装置がそれぞれ要求を行ない、その要求に対す
    る処理を行なう順位を決定するデータ処理装置において
    、複数台の装置からのそれぞれの要求信号を受ける第1
    の格納手段と、高優先装置選択信号により前記要求信号
    から優先度を上げたい装置の要求信号を選ぶ要求信号選
    択手段と、前記要求信号選択手段出力を格納する第2の
    格納手段と、前記1および第2格納手段に格納された要
    求信号出力を一定の時間内で均等に選択するように優先
    度を決定する優先回路と、前記優先回路の出力信号のう
    ち、前記第1の格納手段の出力に対応する出力信号より
    選択された要求信号を作成する選択要求信号作成手段と
    、前記選択要求信号作成手段の出力信号と前記高優先装
    置選択信号とのいずれかを前記優先回路の出力信号のう
    ち前記第2の格納手段の出力に対応する出力信号によつ
    て選択する決定信号選択手段とを有することを特徴とす
    るデータ処理装置。
JP14191789A 1989-06-02 1989-06-02 データ処理装置 Pending JPH036649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14191789A JPH036649A (ja) 1989-06-02 1989-06-02 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14191789A JPH036649A (ja) 1989-06-02 1989-06-02 データ処理装置

Publications (1)

Publication Number Publication Date
JPH036649A true JPH036649A (ja) 1991-01-14

Family

ID=15303170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14191789A Pending JPH036649A (ja) 1989-06-02 1989-06-02 データ処理装置

Country Status (1)

Country Link
JP (1) JPH036649A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822434A (ja) * 1994-07-06 1996-01-23 Nec Corp システムバス制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822434A (ja) * 1994-07-06 1996-01-23 Nec Corp システムバス制御回路

Similar Documents

Publication Publication Date Title
CN108710477B (zh) 显示方法、移动终端及存储介质
JPH036649A (ja) データ処理装置
JP2636088B2 (ja) 情報処理装置
JPS5965354A (ja) 処理要求受付の優先順位制御方式
JPH02143361A (ja) 処理順序決定回路
JP2512910B2 (ja) デ−タ処理装置
JPH03152657A (ja) マルチプロセッサシステム
JPS59189430A (ja) 割込み制御方式
JPS633341A (ja) 優先制御処理方法
SU711574A1 (ru) Устройство дл обслуживани запросов к оперативной пам ти
JP2913702B2 (ja) マルチプロセッサシステムのアクセス受付制御方式
JPH0325527A (ja) デイジタル信号処理装置
JPH0520261A (ja) 優先制御回路
JPH0241552A (ja) 割り込み制御方式
JPH0485648A (ja) バスの優先制御装置
JPH06295247A (ja) リアルタイム処理実現方法
JPH0721111A (ja) 優先順位決定システム
JPH0442328A (ja) 情報処理装置の割り込み制御方式
JPH0311436A (ja) 記憶アクセス制御装置
JPH0454544A (ja) メモリアクセス制御装置
JPS58192150A (ja) 割込み制御方式
JPH01309160A (ja) 信号入力装置
JPS60126948A (ja) 通信制御装置
JPH04237347A (ja) メモリ制御装置
JPH07319805A (ja) リクエスト選択装置