JPS633341A - 優先制御処理方法 - Google Patents
優先制御処理方法Info
- Publication number
- JPS633341A JPS633341A JP14498186A JP14498186A JPS633341A JP S633341 A JPS633341 A JP S633341A JP 14498186 A JP14498186 A JP 14498186A JP 14498186 A JP14498186 A JP 14498186A JP S633341 A JPS633341 A JP S633341A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- request
- priority
- request input
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 3
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置等において、処理すべき複数の要
求入力信号を優先制御するデータバスの優先制御装置や
、割込み処理装置における優先制御処理方法に関する。
求入力信号を優先制御するデータバスの優先制御装置や
、割込み処理装置における優先制御処理方法に関する。
（従来の技術）
従来、この種の優先制御処理は、要求入力信号に対し予
め優先順位を定めておく方法、あるいは１つの要求入力
信号の発生に対し、以降の優先順位を再設定する方法の
何れかの方法によって行なわれており、基本的には要求
入力信号に対し単に順位のみを決定する方法により処理
していた。
め優先順位を定めておく方法、あるいは１つの要求入力
信号の発生に対し、以降の優先順位を再設定する方法の
何れかの方法によって行なわれており、基本的には要求
入力信号に対し単に順位のみを決定する方法により処理
していた。
（発明が解決しようとする問題点）
しかしながら、上記、従来の優先制御処理方法では、要
求入力信号に対する優先順位が、ある定められた瞬間で
は、−方的に決定されてしまっており、その段階で複数
個の要求入力信号が同時に発生すれば、どんなに要求頻
度が高くても優先順位が低ければ、順位の高い他の要求
入力信号の処理がすべて終わるまで処理が待たされ、そ
のため装置全体の情報処理能力が低下し、さらに従来の
方法では優先順位の決定が極めて困難な場合が発生する
という問題点があった。
求入力信号に対する優先順位が、ある定められた瞬間で
は、−方的に決定されてしまっており、その段階で複数
個の要求入力信号が同時に発生すれば、どんなに要求頻
度が高くても優先順位が低ければ、順位の高い他の要求
入力信号の処理がすべて終わるまで処理が待たされ、そ
のため装置全体の情報処理能力が低下し、さらに従来の
方法では優先順位の決定が極めて困難な場合が発生する
という問題点があった。
本発明は上述従来の問題点を排除して優先順位を、要求
入力信号の発生の都度、それまでに発生した要求入力信
号の頻度と重みづけにより即時に判定し決定するように
する優先制御処理方法を提供することを目的とする。
入力信号の発生の都度、それまでに発生した要求入力信
号の頻度と重みづけにより即時に判定し決定するように
する優先制御処理方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は複数の要求入力信号に個別に設けられる重みつ
き回数カウンタ、比較回路、要求応答出力選択回路およ
びタイマ回路とを設け、要求入力信号ごとに処理順位の
重みづけを行ない、その重みと、単位時間内の要求入力
信号の発生頻度とにより回数を重みづけしてカウントし
、その回数によって優先処理順位を決定することを特徴
とするものである。
き回数カウンタ、比較回路、要求応答出力選択回路およ
びタイマ回路とを設け、要求入力信号ごとに処理順位の
重みづけを行ない、その重みと、単位時間内の要求入力
信号の発生頻度とにより回数を重みづけしてカウントし
、その回数によって優先処理順位を決定することを特徴
とするものである。
（作 用）
本発明によれば、複数の要求入力信号に個別に重みつき
回数カウンタを設け、単位時間内での要求頻度を重みつ
きで回数カウントし、その大小により逐次優先順位が変
化するので、単純に処理が決定される従来の方法よりも
、効果的に情報処理が可能になり、さらに重みづけを同
一にして要求入力信号の発生頻度を点数としてカウント
することにより、要求度に応じた優先処理を容易に行な
うことも可能になる。
回数カウンタを設け、単位時間内での要求頻度を重みつ
きで回数カウントし、その大小により逐次優先順位が変
化するので、単純に処理が決定される従来の方法よりも
、効果的に情報処理が可能になり、さらに重みづけを同
一にして要求入力信号の発生頻度を点数としてカウント
することにより、要求度に応じた優先処理を容易に行な
うことも可能になる。
（実施例）
以下、本発明を実施例により図面を用いて詳細に説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図で、
−例として要求入力信号Ａを重みづけ１１２ Ｉ＋、要
求入力信号Ｂを重みづけ′″１″と仮定した場合を示し
ている。また、第２図は第１図の動作を説明するための
動作概要タイミング図であり、これを用いて第１図の動
作を説明する。
−例として要求入力信号Ａを重みづけ１１２ Ｉ＋、要
求入力信号Ｂを重みづけ′″１″と仮定した場合を示し
ている。また、第２図は第１図の動作を説明するための
動作概要タイミング図であり、これを用いて第１図の動
作を説明する。
第１図において、先ずタイマ回路１により定時間タイマ
を発生させ（第２図（ａ））、その定時間を内に入力さ
れた要求入力信号ＡまたはＢ（第２図（ｂ）、（ｃ））
の回数を、それぞれ重みつき回数カウント回路２および
３によりカウントし、その両カウント値ＡおよびＢ（第
２図（ｄ）、（ｅ））を常時、比較回路４によって比較
し優先順位を決定する。
を発生させ（第２図（ａ））、その定時間を内に入力さ
れた要求入力信号ＡまたはＢ（第２図（ｂ）、（ｃ））
の回数を、それぞれ重みつき回数カウント回路２および
３によりカウントし、その両カウント値ＡおよびＢ（第
２図（ｄ）、（ｅ））を常時、比較回路４によって比較
し優先順位を決定する。
その決定は、要求入力信号Ｂのように重みづけが低レベ
ル（この例では’１”）に位置づけられた信号でも要求
頻度が高ければ、計数されたカウント値は重みづけが高
レベル（この例の場合ｔ１２１ｊ）の要求入力信号Ａよ
りも高くなって、その瞬間、優先順位がＢに変わり（第
２図（ｆ））、それにより要求入力信号Ｂを優先させる
選択信号が要求応答出力選択回路５に印加され、要求入
力信号Ｂが要求応答Ｂとして図示しないデータバスに送
出され優先処理される。
ル（この例では’１”）に位置づけられた信号でも要求
頻度が高ければ、計数されたカウント値は重みづけが高
レベル（この例の場合ｔ１２１ｊ）の要求入力信号Ａよ
りも高くなって、その瞬間、優先順位がＢに変わり（第
２図（ｆ））、それにより要求入力信号Ｂを優先させる
選択信号が要求応答出力選択回路５に印加され、要求入
力信号Ｂが要求応答Ｂとして図示しないデータバスに送
出され優先処理される。
本発明はこのように優先処理することにより単に要求入
力信号の順位（重み）のみではなく、頻度をあわせた効
果的、かつ総合的な実情に合致した要求入力信号の優先
処理が実現するものである。
力信号の順位（重み）のみではなく、頻度をあわせた効
果的、かつ総合的な実情に合致した要求入力信号の優先
処理が実現するものである。
第３図は第１図で示したブロック図の具体的回路図で、
第１図と対応する符号は同じ、または同じ機能のものを
指しており、要求入力信号Ａ、 Ｂの一方を、重み′１
″、他方を重み１１２ ＋１としてカウントする例を示
している。
第１図と対応する符号は同じ、または同じ機能のものを
指しており、要求入力信号Ａ、 Ｂの一方を、重み′１
″、他方を重み１１２ ＋１としてカウントする例を示
している。
まず、要求入力信号ＡまたはＢのいずれを高い重みづけ
にするかを、重み選択信号６をＭ Ｐ Ｘ ７ 。
にするかを、重み選択信号６をＭ Ｐ Ｘ ７ 。
８に否定回路を介して入力することにより決定する要求
入力信号初段のＭ Ｐ Ｘ ７または８からは上記、選
択した重みに従って、ｎビットカウンタ９（または１０
）が＋１カウントされるか、または＋２カウントされ、
そのどちらかのカウント値が比較回路４に送出される。
入力信号初段のＭ Ｐ Ｘ ７または８からは上記、選
択した重みに従って、ｎビットカウンタ９（または１０
）が＋１カウントされるか、または＋２カウントされ、
そのどちらかのカウント値が比較回路４に送出される。
このように要求入力信号Ａ、Ｂそれぞれのｎビットカウ
ンタ９，１０の出力カウント値は比較回路４に印加され
、両カウント値に大小によりＭ Ｐ Ｘ１１によって、
要求入力信号Ａ、Ｂいずれの信号を、優先させるかを決
定する優先選択信号１２が発生され１．要求応答出力選
択回路５に加えられ、それにより選択された要求入力信
号ＡまたはＢが要求応答ＡまたはＢとして、図示しない
バスに送出される。
ンタ９，１０の出力カウント値は比較回路４に印加され
、両カウント値に大小によりＭ Ｐ Ｘ１１によって、
要求入力信号Ａ、Ｂいずれの信号を、優先させるかを決
定する優先選択信号１２が発生され１．要求応答出力選
択回路５に加えられ、それにより選択された要求入力信
号ＡまたはＢが要求応答ＡまたはＢとして、図示しない
バスに送出される。
（発明の効果）
本発明は以上のように、複数個の要求入力信号を個別に
設定した重みと定時間内に発生した要求頻度とを、−括
して総合的に判断し優先処理するものであるから、単純
に設定された順位のみに従う従来の優先制御処理と比較
して、より効果的に共通バスを利用することが可能にな
る。さらに、個別に設定する重みを同一とすることによ
り、定時間内における発生頻度のみによって、優先順位
を決定することも可能であり、したがって適用範囲が広
くなる効果も発揮できる。
設定した重みと定時間内に発生した要求頻度とを、−括
して総合的に判断し優先処理するものであるから、単純
に設定された順位のみに従う従来の優先制御処理と比較
して、より効果的に共通バスを利用することが可能にな
る。さらに、個別に設定する重みを同一とすることによ
り、定時間内における発生頻度のみによって、優先順位
を決定することも可能であり、したがって適用範囲が広
くなる効果も発揮できる。
第１図は本発明の一実施例を説明する装置の概略ブロッ
ク図、第２図は第１図の動作説明のための概略動作タイ
ミング図、第３図は第１図のブロック図の具体回路図で
ある。 １・・・タイマ回路、 ２，３・・・重みつき回数カウ
ント回路、 ４・・・比較回路、 ５・・・要求応答出
力選択回路、 ６・・・重み選択信号、７．８，１１・
ＭＰＸ、 ９ 、１０・＝ （ｎビット）カウンタ
、 １２・・・優先選択信号。
ク図、第２図は第１図の動作説明のための概略動作タイ
ミング図、第３図は第１図のブロック図の具体回路図で
ある。 １・・・タイマ回路、 ２，３・・・重みつき回数カウ
ント回路、 ４・・・比較回路、 ５・・・要求応答出
力選択回路、 ６・・・重み選択信号、７．８，１１・
ＭＰＸ、 ９ 、１０・＝ （ｎビット）カウンタ
、 １２・・・優先選択信号。
Claims (1)
- 処理を必要とする複数の要求入力信号の一つを優先処理
する情報処理装置において、要求入力信号単位ごとに決
定論理に重みづけする回数カウンタを設け、単位時間当
たりの要求頻度と、上記要求入力信号の重みづけ回数カ
ウンタ値とを総合的に判断して、優先順位を決定、処理
することを特徴とする優先制御処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14498186A JPS633341A (ja) | 1986-06-23 | 1986-06-23 | 優先制御処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14498186A JPS633341A (ja) | 1986-06-23 | 1986-06-23 | 優先制御処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633341A true JPS633341A (ja) | 1988-01-08 |
Family
ID=15374703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14498186A Pending JPS633341A (ja) | 1986-06-23 | 1986-06-23 | 優先制御処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278341A (ja) * | 1989-04-19 | 1990-11-14 | Nec Corp | 割込制御回路 |
-
1986
- 1986-06-23 JP JP14498186A patent/JPS633341A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278341A (ja) * | 1989-04-19 | 1990-11-14 | Nec Corp | 割込制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708814A (en) | Method and apparatus for reducing the rate of interrupts by generating a single interrupt for a group of events | |
| US4779195A (en) | Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor | |
| JPH0594409A (ja) | バス調停システム | |
| JP3312648B2 (ja) | パルス信号発生装置及びパルス信号発生方法 | |
| JPS633341A (ja) | 優先制御処理方法 | |
| CN117873756B (zh) | 内核中断的处理方法、装置、设备、介质及异构加速设备 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| JP3407200B2 (ja) | アービトレーション装置および方法 | |
| JP2947195B2 (ja) | 割り込みマスク制御方式 | |
| US11929940B1 (en) | Circuit and method for resource arbitration | |
| JPH10207718A (ja) | 割込み処理装置及び処理方法 | |
| JPS6349853A (ja) | 論理シミユレ−シヨン処理方式 | |
| JPH05313917A (ja) | 割込み制御回路 | |
| JPH08147175A (ja) | 割り込み制御装置 | |
| JPH036649A (ja) | データ処理装置 | |
| JP3151810B2 (ja) | Ｄｍａアービタ及びその調停方法 | |
| JPH0353338A (ja) | 可変優先順位調停回路 | |
| RU2223536C1 (ru) | Устройство приоритетного обслуживания запросов | |
| JPH0520261A (ja) | 優先制御回路 | |
| SU717769A1 (ru) | Устройство дл управлени прерыванием программ | |
| JP2913702B2 (ja) | マルチプロセッサシステムのアクセス受付制御方式 | |
| JPH04137160A (ja) | バス調停方式 | |
| JPH05257876A (ja) | チャネルリクエスト優先度判定回路 | |
| JPS629441A (ja) | タイマ割り込み制御方式 | |
| JPH0241552A (ja) | 割り込み制御方式 |