JPH05313917A - 割込み制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 低優先の割込みの発生頻度が高いときには、
優先してその割込みを強制的に行う。 【構成】 割込み判定回路２で優先度の低い割込みは待
たされる。これに応答して待ち回数をカウンタ４にて＋
１する。このカウンタ４の待ち回数がレジスタ５に格納
されている制限回数に達したとき、コンパレータ６によ
りこれが検出され、ＣＰＵ１へ報告される。待たされる
割込みはＦＩＦＯ９に履歴として順次格納されているの
で、コンパレータ６により一致検出された割込み情報が
ＦＩＦＯ９から選択的に読出されてＣＰＵ１へ伝えら
れ、この割込み処理が強制的に行われる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は割込み制御回路に関し、特に複数
回路から発生される割込みに対して優先度の高いものか
ら処理を行うようにした割込み制御回路に関するもであ
る。

【０００２】

【従来技術】従来のこの種の割込み制御回路において
は、各種の割込みに対して処理の優先度が予め定められ
ており、割込みが同時に発生して競合した場合には、優
先度の高い割込みが先に処理され、優先度の低いものは
待たされる。この割込み処理の優先度はハードウェア的
に固定されており、変更することはできない。従って、
低優先度の割込みは処理される確率が低くなる。

【０００３】この様な従来の割込み制御回路では、各種
の割込みに対する処理優先度が予め定められて固定的と
なっているので、優先度の低い割込みに対する処理の対
応時間は長く、処理が遅くなるという欠点がある。

【０００４】

【発明の目的】そこで、本発明はかかる従来技術の欠点
を解決すべくなされたものであって、その目的とすると
ころは、低優先度の割込みに対して、その発生頻度が高
いときには効率的に処理をなすようにした割込み制御回
路を提供することにある。

【０００５】

【発明の構成】本発明によれば、複数の回路から発生さ
れる割込みに対して優先度の高いものから処理を行うよ
うにした割込み制御回路であって、処理が待たされる低
優先度の割込みの処理待ち発生回数を前記回路毎に計数
する計数手段と、前記回路毎に割込み処理待ちの発生回
数の制限値を予め格納しておく制限値格納手段と、前記
計数手段の各計数内容と前記制限値格納手段内の対応制
限値とを夫々比較する比較手段と、この比較結果が一致
した対応回路の割込みを優先的に処理する制御手段とを
含むことを特徴とする割込み制御回路が得られる。

【０００６】

【実施例】以下、図面を参照しつつ本発明の実施例につ
いて詳細に説明する。

【０００７】図１は本発明の実施例の回路ブロック図で
ある。複数の回路Ａ〜Ｃは夫々ＣＰＵ１に対して割込み
を発生する回路であり、各回路Ａ〜Ｃには回路を特定す
るための回路番号が予め割当てられているものとする。
各回路Ａ〜Ｃには、発生した割込みの内容を示す割込み
情報を格納するためのレジスタ101 ，201 ，301 が夫々
設けられている。

【０００８】割込み判定回路２は各回路Ａ〜Ｃから発生
された割込みについて最優先度のものだけをＣＰＵ１へ
伝達する。このとき低優先度のものは処理が待たされる
が、この低優先度の割込みはゲート３を介して、回路Ａ
〜Ｃ対応のカウンタ４へ入力され、対応カウンタの内容
がインクリメントされる。

【０００９】レジスタ５はこれまた回路Ａ〜Ｃに対応し
て設けられており、対応回路から発生された割込みが待
たされる限界回数値を予め格納している。コンパレータ
６は対応カウンタ４，５の内容を比較して、一致したも
のがあればＣＰＵ１へオアゲート８を介して報告すると
共に、一致した回路の番号をレジスタ７へ格納する。

【００１０】ＦＩＦＯ９は割込み情報とその発生回路番
号とを一時記憶するメモリであり、割込み判定回路２に
より待たされた割込みに対応する割込みレジスタ（101
，102 ，103 の１つ）の情報がマルチプレクサ１３を
介して回路番号と共に格納される。

【００１１】コンパレータ１１はこのＦＩＦＯ９からの
読出し回路番号とレジスタ７に格納されている回路番号
（レジスタ１０に転送）とを比較し、一致していると
き、ゲート１２を介して対応割込み情報をＣＰＵ１へ送
出する。不一致であれば、この割込み情報は再び回路番
号と共にＦＩＦＯ９へ格納される。

【００１２】かかる構成の割込み制御回路の動作につい
て述べる。

【００１３】各回路Ａ〜Ｃから割込みが発生すると、割
込み判定回路２を経てＣＰＵ１へ伝えられ割込み処理が
行われる。しかし、２以上の割込みが同時に発生する
と、高優先度のものがＣＰＵ１へ伝えられ、低優先度の
ものはゲート３に制御されてカウンタ４へ入力され、対
応カウンタの内容がインクリメントされる。

【００１４】このカウンタのインクリメント毎に、待機
させられた割込みに対応する回路Ａ〜Ｃ内のレジスタ10
1 ，201 ，301 に格納されている割込み情報及び回路番
号がマルチプレクサ１３を介してＦＩＦＯ９へ格納され
る。つまり、処理されずに待たされた割込み要求の履歴
がこのＦＩＦＯ９に順次格納されていくことになる。

【００１５】カウンタ４の個々のカウント内容とレジス
タ５の個々の制限値とがコンパレータ６により常時比較
され、一致したときにはコンパレータ６の対応出力に一
致検出信号が出力され、これがオアゲート８を介してＣ
ＰＵ１へ報告されると共に、レジスタ７へ格納される。

【００１６】コンパレータ６から報告を受けたＣＰＵ１
は、実行中の割込み処理を終了すると、新規に発生する
割込み要求受付けを一時中断し、レジスタ７の内容を読
出してどの回路系のものが割込み受付を拒否できる限界
値に達したのかを判断する。

【００１７】次にＣＰＵ１は判断した回路系番号をレジ
スタ１０へ転送してセットした後、ＦＩＦＯ９の読出し
を開始する。ＦＩＦＯ９に格納されている割込み情報と
回路番号とが読出されるが、この回路番号はコンパレー
タ１１でレジスタ１０の回路番号と比較される。一致し
ていれば、この一致出力によりゲート１２を開としてそ
のときの読出し割込み情報をＣＰＵ１へ送出するのであ
る。これにより、ＣＰＵ１はこの割込み情報を解析して
割込み処理を開始することになる。

【００１８】コンパレータ１１により不一致が検出され
ると、読出された割込み情報と回路番号とは再びＦＩＦ
Ｏ９へ格納され履歴情報として保持される。

【００１９】尚、割込み受付けを拒否できる限界回数値
に達したカウンタはＣＰＵ１によりリセットされ、次に
ＣＰＵ１はこの処理を待たされた低優先度の割込み処理
を開始する。

【００２０】

【発明の効果】以上述べた如く、本発明によれば、優先
度が低いために処理を待たされる割込みについて、その
待ち回数を計数して予め定められた回数になったとき、
強制的にこの割込みを受付け処理できるようにしたの
で、低い優先度の割込みであっても割込み発生の頻度が
大になるときには、処理が行われ、効果的な割込み処理
が可能となるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例の回路ブロック図である。

【符号の説明】

１ ＣＰＵ ２ 割込み判定回路 ３，１２ ゲート ４ カウンタ ５ 制限値レジスタ ６，１１ コンパレータ ７，１０ 回路番号レジスタ ８ オア回路 ９ ＦＩＦＯ １３ マルチプレクサ 101 ，201 ，301 割込み情報レジスタ Ａ〜Ｃ 割込み発生回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の回路から発生される割込みに対し
   て優先度の高いものから処理を行うようにした割込み制
   御回路であって、処理が待たされる低優先度の割込みの
   処理待ち発生回数を前記回路毎に計数する計数手段と、
   前記回路毎に割込み処理待ちの発生回数の制限値を予め
   格納しておく制限値格納手段と、前記計数手段の各計数
   内容と前記制限値格納手段内の対応制限値とを夫々比較
   する比較手段と、この比較結果が一致した対応回路の割
   込みを優先的に処理する制御手段とを含むことを特徴と
   する割込み制御回路。
2. 【請求項２】 前記制御手段は、前記計数手段の計数毎
   に割込み情報及びその発生回数番号を格納する割込み情
   報格納手段と、前記比較結果が一致した対応回路の番号
   と前記割込み情報格納手段に格納されている回路番号と
   を比較する比較手段と、この比較結果が一致したとき前
   記割込み情報格納手段に格納されている対応割込み情報
   を読出してこの割込み処理をなす手段とを含むことを特
   徴とする請求項１記載の割込み制御回路。