JPH08287003A - Ｄｍａコントローラ - Google Patents
ＤｍａコントローラInfo
- Publication number
- JPH08287003A JPH08287003A JP8537695A JP8537695A JPH08287003A JP H08287003 A JPH08287003 A JP H08287003A JP 8537695 A JP8537695 A JP 8537695A JP 8537695 A JP8537695 A JP 8537695A JP H08287003 A JPH08287003 A JP H08287003A
- Authority
- JP
- Japan
- Prior art keywords
- data
- comparison
- transfer
- dma controller
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵが行うデータ解析・データ処理などに
最適な時期に割り込みの発生するタイミングを設定でき
ると共に、データの検索をＣＰＵへ負担をかけることな
く高速化することを可能にするＤＭＡコントローラを得
る。 【構成】 転送先アドレス発生手段により選択され、デ
ータ転送元から転送されるデータを格納するデータレジ
スタと、該データレジスタに格納される前記データを比
較データ格納手段に格納された比較データと比較するデ
ータ比較手段と、前記比較を行う際の条件を設定する比
較条件設定手段と、前記データ比較手段による比較結果
に応じて割り込み信号を生成し出力する割り込み信号生
成出力手段とを備える。
最適な時期に割り込みの発生するタイミングを設定でき
ると共に、データの検索をＣＰＵへ負担をかけることな
く高速化することを可能にするＤＭＡコントローラを得
る。 【構成】 転送先アドレス発生手段により選択され、デ
ータ転送元から転送されるデータを格納するデータレジ
スタと、該データレジスタに格納される前記データを比
較データ格納手段に格納された比較データと比較するデ
ータ比較手段と、前記比較を行う際の条件を設定する比
較条件設定手段と、前記データ比較手段による比較結果
に応じて割り込み信号を生成し出力する割り込み信号生
成出力手段とを備える。
Description
【０００１】
【産業上の利用分野】この発明は、直接メモリアクセス
によるデータの転送を制御するＤＭＡコントローラに関
するものである。
によるデータの転送を制御するＤＭＡコントローラに関
するものである。
【０００２】
【従来の技術】図３は、従来のＤＭＡコントローラの構
成を示すブロック図である。図において、１はＤＭＡコ
ントローラ、２は転送元デバイス１０のアドレスを発生
する転送元アドレス発生手段、３は転送先デバイス１１
のアドレスを発生する転送先アドレス発生手段、４は直
接メモリアクセスによるデータ転送を制御する制御手段
である。５は転送元アドレス発生手段２により転送元デ
バイス１０を選択するための信号線、６は転送先アドレ
ス発生手段３により転送先デバイス１１を選択するため
の信号線、７はシステムバスである。
成を示すブロック図である。図において、１はＤＭＡコ
ントローラ、２は転送元デバイス１０のアドレスを発生
する転送元アドレス発生手段、３は転送先デバイス１１
のアドレスを発生する転送先アドレス発生手段、４は直
接メモリアクセスによるデータ転送を制御する制御手段
である。５は転送元アドレス発生手段２により転送元デ
バイス１０を選択するための信号線、６は転送先アドレ
ス発生手段３により転送先デバイス１１を選択するため
の信号線、７はシステムバスである。
【０００３】次に動作について説明する。このＤＭＡコ
ントローラは、転送元アドレス発生手段２により選択さ
れた転送元デバイス１０から、転送先アドレス発生手段
３により選択された転送先デバイス１１へ、ＣＰＵを介
さないで直接データを転送し書き込む。例えば、前記転
送先デバイス１１がプリンタのメモリであるときには、
セントロニクスインターフェースのパラレルポートから
前記プリンタのメモリへデータの転送が行われ、ＤＭＡ
転送１回毎、または設定されたバイト数の転送が終了し
たときに前記プリンタのＣＰＵへの割り込みを発生させ
る。前記プリンタのＣＰＵはＤＭＡコントローラ１から
の割り込み信号により割り込み処理プログラムに移行
し、受信したデータを解析・処理する。
ントローラは、転送元アドレス発生手段２により選択さ
れた転送元デバイス１０から、転送先アドレス発生手段
３により選択された転送先デバイス１１へ、ＣＰＵを介
さないで直接データを転送し書き込む。例えば、前記転
送先デバイス１１がプリンタのメモリであるときには、
セントロニクスインターフェースのパラレルポートから
前記プリンタのメモリへデータの転送が行われ、ＤＭＡ
転送１回毎、または設定されたバイト数の転送が終了し
たときに前記プリンタのＣＰＵへの割り込みを発生させ
る。前記プリンタのＣＰＵはＤＭＡコントローラ１から
の割り込み信号により割り込み処理プログラムに移行
し、受信したデータを解析・処理する。
【０００４】
【発明が解決しようとする課題】従来のＤＭＡコントロ
ーラは以上のように構成されているので、プリンタなど
へのデータ転送では前記プリンタのＣＰＵへの割り込み
はＤＭＡ転送１回毎、または設定されたバイト数の転送
が終了したときに発生していた関係上、受信したデータ
に対し前記ＣＰＵが割り込みにより行う解析・処理など
の時期が必ずしも最適な時期とは一致しないなどの問題
点があった。
ーラは以上のように構成されているので、プリンタなど
へのデータ転送では前記プリンタのＣＰＵへの割り込み
はＤＭＡ転送１回毎、または設定されたバイト数の転送
が終了したときに発生していた関係上、受信したデータ
に対し前記ＣＰＵが割り込みにより行う解析・処理など
の時期が必ずしも最適な時期とは一致しないなどの問題
点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、割り込みの発生するタイミング
を転送されるデータの解析・処理などに最適なタイミン
グに設定できると共に、転送されるデータの検索をＣＰ
Ｕへ負担をかけることなく高速で行うことができるＤＭ
Ａコントローラを得ることを目的とする。
ためになされたもので、割り込みの発生するタイミング
を転送されるデータの解析・処理などに最適なタイミン
グに設定できると共に、転送されるデータの検索をＣＰ
Ｕへ負担をかけることなく高速で行うことができるＤＭ
Ａコントローラを得ることを目的とする。
【０００６】
【課題を解決するための手段】請求項１の発明に係るＤ
ＭＡコントローラは、データ転送元のアドレス信号を発
生させる転送元アドレス発生手段と、データ転送先のア
ドレス信号を発生させる転送先アドレス発生手段により
選択され、前記データ転送元から転送されるデータを格
納するデータレジスタと、該データレジスタに格納され
る前記データあるいは前記データレジスタとは異なるデ
ータ転送先へ転送される前記データと比較される比較デ
ータを格納する比較データ格納手段と、前記データと前
記比較データとを比較するデータ比較手段と、該データ
比較手段が比較を行う際の条件を設定する比較条件設定
手段と、前記データ比較手段による比較結果に応じて割
り込み信号を生成し出力する割り込み信号生成出力手段
とを備えるようにしたものである。
ＭＡコントローラは、データ転送元のアドレス信号を発
生させる転送元アドレス発生手段と、データ転送先のア
ドレス信号を発生させる転送先アドレス発生手段により
選択され、前記データ転送元から転送されるデータを格
納するデータレジスタと、該データレジスタに格納され
る前記データあるいは前記データレジスタとは異なるデ
ータ転送先へ転送される前記データと比較される比較デ
ータを格納する比較データ格納手段と、前記データと前
記比較データとを比較するデータ比較手段と、該データ
比較手段が比較を行う際の条件を設定する比較条件設定
手段と、前記データ比較手段による比較結果に応じて割
り込み信号を生成し出力する割り込み信号生成出力手段
とを備えるようにしたものである。
【０００７】請求項２の発明に係るＤＭＡコントローラ
は、直接メモリアクセスによるデータの転送回数をカウ
ントし、前記データのインデックスデータを生成する計
数手段を備えるようにしたものである。
は、直接メモリアクセスによるデータの転送回数をカウ
ントし、前記データのインデックスデータを生成する計
数手段を備えるようにしたものである。
【０００８】
【作用】請求項１の発明におけるＤＭＡコントローラ
は、ＤＭＡ転送回数やバイト数を基に割り込みを発生さ
せるのではなく、ＣＰＵの行う割り込み処理に適した時
期に割り込みを発生させるように、転送されるデータや
データ転送先の機能特性に応じたデータ内容を比較デー
タ格納手段に設定することで、前記ＣＰＵへの割り込み
を前記転送データや前記データ転送先の機能特性に応じ
た割り込み処理上都合のよい最適な時期に発生させ、あ
るいは、データ転送元からデータレジスタへ高速で直接
メモリアクセスにより転送したデータの内から検索対象
となるデータを比較データおよびその比較条件により検
出しＣＰＵに割り込みをかけるため、その割り込みによ
り、あるいは前記割り込みが発生したときの前記データ
レジスタに格納されたデータから前記ＣＰＵは検索対象
のデータを知ることが可能となり、データ検索を行う際
の前記ＣＰＵの負担が軽減しデータ検索が高速化する。
は、ＤＭＡ転送回数やバイト数を基に割り込みを発生さ
せるのではなく、ＣＰＵの行う割り込み処理に適した時
期に割り込みを発生させるように、転送されるデータや
データ転送先の機能特性に応じたデータ内容を比較デー
タ格納手段に設定することで、前記ＣＰＵへの割り込み
を前記転送データや前記データ転送先の機能特性に応じ
た割り込み処理上都合のよい最適な時期に発生させ、あ
るいは、データ転送元からデータレジスタへ高速で直接
メモリアクセスにより転送したデータの内から検索対象
となるデータを比較データおよびその比較条件により検
出しＣＰＵに割り込みをかけるため、その割り込みによ
り、あるいは前記割り込みが発生したときの前記データ
レジスタに格納されたデータから前記ＣＰＵは検索対象
のデータを知ることが可能となり、データ検索を行う際
の前記ＣＰＵの負担が軽減しデータ検索が高速化する。
【０００９】請求項２の発明における計数手段は、デー
タの直接メモリアクセスによる転送回数をカウントし、
前記データのインデックスデータを生成するから、割り
込みが発生したときにＣＰＵは前記インデックスデータ
を前記計数手段から即座に得ることが可能となり、ＣＰ
Ｕへ負担をかけることなく転送データの迅速なデータ検
索が実現する。
タの直接メモリアクセスによる転送回数をカウントし、
前記データのインデックスデータを生成するから、割り
込みが発生したときにＣＰＵは前記インデックスデータ
を前記計数手段から即座に得ることが可能となり、ＣＰ
Ｕへ負担をかけることなく転送データの迅速なデータ検
索が実現する。
【００１０】
実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例１によるＤＭＡコントロ
ーラの構成を示すブロック図である。まず、プリンタに
おけるデータ受信について説明する。図１において図３
と同一の部分については同一の符号を付し説明を省略す
る。このＤＭＡコントローラ１はプリンタに設けられて
おり、転送元デバイス１０はセントロニクスインターフ
ェースのパラレルポートであり、転送先デバイスはプリ
ンタ内のＲＡＭである。図において、４ａは制御手段４
に設けられ、データ比較手段２２の比較結果に応じて割
り込み信号を生成し、図示していないプリンタのＣＰＵ
に出力する割り込み信号生成出力手段、２１は転送元デ
バイス１０から転送される転送データと比較される比較
データを設定する比較データ格納手段である。データ比
較手段２２は、前記転送データと前記比較データとを比
較し、その比較結果を出力する。２３はデータ比較手段
２２が前記転送データと前記比較データとを比較する際
の一致，不一致，大小関係などの比較条件を設定するた
めの比較条件設定手段、２４は転送先アドレス発生手段
３により選択されるデータレジスタであり、ＤＭＡコン
トローラ１内に設けられている。
する。図１はこの発明の実施例１によるＤＭＡコントロ
ーラの構成を示すブロック図である。まず、プリンタに
おけるデータ受信について説明する。図１において図３
と同一の部分については同一の符号を付し説明を省略す
る。このＤＭＡコントローラ１はプリンタに設けられて
おり、転送元デバイス１０はセントロニクスインターフ
ェースのパラレルポートであり、転送先デバイスはプリ
ンタ内のＲＡＭである。図において、４ａは制御手段４
に設けられ、データ比較手段２２の比較結果に応じて割
り込み信号を生成し、図示していないプリンタのＣＰＵ
に出力する割り込み信号生成出力手段、２１は転送元デ
バイス１０から転送される転送データと比較される比較
データを設定する比較データ格納手段である。データ比
較手段２２は、前記転送データと前記比較データとを比
較し、その比較結果を出力する。２３はデータ比較手段
２２が前記転送データと前記比較データとを比較する際
の一致，不一致，大小関係などの比較条件を設定するた
めの比較条件設定手段、２４は転送先アドレス発生手段
３により選択されるデータレジスタであり、ＤＭＡコン
トローラ１内に設けられている。
【００１１】次に動作について説明する。比較データ格
納手段２１に改行コードを設定し、比較条件設定手段２
３には一致条件を設定し、転送元アドレス発生手段２は
転送元デバイス１０を選択し、転送先アドレス発生手段
３は転送先デバイス１１を選択し、転送元デバイス１０
からプリンタのＲＡＭである転送先デバイス１１へＤＭ
Ａによるデータ転送を行う。このとき、転送先アドレス
発生手段３はデータレジスタ２４を選択しておらず、ま
たデータ比較手段２２は前記ＲＡＭへ転送中のデータを
比較データ格納手段２１に格納した改行コードと比較す
る動作を行う。そして、データ比較手段２２による比較
動作によりＤＭＡにより転送されているデータと改行コ
ードとが一致するとの比較結果が得られたときには、制
御手段４の割り込み信号生成出力手段４ａは割り込み信
号を前記プリンタのＣＰＵへ出力する。
納手段２１に改行コードを設定し、比較条件設定手段２
３には一致条件を設定し、転送元アドレス発生手段２は
転送元デバイス１０を選択し、転送先アドレス発生手段
３は転送先デバイス１１を選択し、転送元デバイス１０
からプリンタのＲＡＭである転送先デバイス１１へＤＭ
Ａによるデータ転送を行う。このとき、転送先アドレス
発生手段３はデータレジスタ２４を選択しておらず、ま
たデータ比較手段２２は前記ＲＡＭへ転送中のデータを
比較データ格納手段２１に格納した改行コードと比較す
る動作を行う。そして、データ比較手段２２による比較
動作によりＤＭＡにより転送されているデータと改行コ
ードとが一致するとの比較結果が得られたときには、制
御手段４の割り込み信号生成出力手段４ａは割り込み信
号を前記プリンタのＣＰＵへ出力する。
【００１２】この結果、前記ＣＰＵは受信したデータの
解析を１行分のデータを受信したタイミングで開始する
ことになり、前記ＣＰＵが実行するデータの解析・処理
などに最適な、行毎のデータ受信完了時のタイミングで
割り込みを発生させるように設定できる。
解析を１行分のデータを受信したタイミングで開始する
ことになり、前記ＣＰＵが実行するデータの解析・処理
などに最適な、行毎のデータ受信完了時のタイミングで
割り込みを発生させるように設定できる。
【００１３】なお、この場合、ＤＭＡにより転送されて
いるデータと改行コードとが一致してもＤＭＡ転送は停
止せず、前記ＣＰＵとＤＭＡコントローラとの間では制
御の授受を行いながら、前記ＣＰＵがデータの処理を行
っている間もＤＭＡ転送は継続されている。
いるデータと改行コードとが一致してもＤＭＡ転送は停
止せず、前記ＣＰＵとＤＭＡコントローラとの間では制
御の授受を行いながら、前記ＣＰＵがデータの処理を行
っている間もＤＭＡ転送は継続されている。
【００１４】次に、転送先アドレス発生手段３によりデ
ータレジスタ２４が選択されるときの動作について説明
する。この場合、ＤＭＡコントローラ１はパーソナルコ
ンピュータに設けられており、転送元デバイス１０は検
索対象となるデータを格納したメモリであり、転送元デ
バイス１０からデータレジスタ２４へＤＭＡ転送するこ
とでデータの検索を行う。比較データ格納手段２１には
データ転送元１０内のデータを検索するための比較デー
タを設定し、比較条件設定手段２３には前記検索のため
の検索条件を設定する。この状態で転送元デバイス１０
とデータレジスタ２４との間でＤＭＡ転送が開始する。
転送元デバイス１０からデータレジスタ２４へ転送され
たデータが、比較データ格納手段２１に格納された比較
データおよび前記検索条件を満足したときには、割り込
み信号生成出力手段４ａからパーソナルコンピュータ側
のＣＰＵへ割り込み信号が出力され、データのＤＭＡ転
送は停止する。この結果、前記パーソナルコンピュータ
側のＣＰＵは割り込みが発生したときのプログラムの実
行動作に移行してデータレジスタ２４に格納されている
データを検索データとして知ることができ、前記ＣＰＵ
は転送データに対しデータ検索を行うためのデータ検索
用プログラムを実行する必要がなくなり、データ検索を
高速で行うことができる。
ータレジスタ２４が選択されるときの動作について説明
する。この場合、ＤＭＡコントローラ１はパーソナルコ
ンピュータに設けられており、転送元デバイス１０は検
索対象となるデータを格納したメモリであり、転送元デ
バイス１０からデータレジスタ２４へＤＭＡ転送するこ
とでデータの検索を行う。比較データ格納手段２１には
データ転送元１０内のデータを検索するための比較デー
タを設定し、比較条件設定手段２３には前記検索のため
の検索条件を設定する。この状態で転送元デバイス１０
とデータレジスタ２４との間でＤＭＡ転送が開始する。
転送元デバイス１０からデータレジスタ２４へ転送され
たデータが、比較データ格納手段２１に格納された比較
データおよび前記検索条件を満足したときには、割り込
み信号生成出力手段４ａからパーソナルコンピュータ側
のＣＰＵへ割り込み信号が出力され、データのＤＭＡ転
送は停止する。この結果、前記パーソナルコンピュータ
側のＣＰＵは割り込みが発生したときのプログラムの実
行動作に移行してデータレジスタ２４に格納されている
データを検索データとして知ることができ、前記ＣＰＵ
は転送データに対しデータ検索を行うためのデータ検索
用プログラムを実行する必要がなくなり、データ検索を
高速で行うことができる。
【００１５】実施例２．図２はこの発明の実施例２によ
るＤＭＡコントローラの構成を示すブロック図である。
図において図１と同一の部分については同一の符号を付
し説明を省略する。この実施例では、ＤＭＡコントロー
ラ１はパーソナルコンピュータ側に設けられている。転
送先アドレス発生手段３はデータレジスタ２４を選択し
ており、転送元デバイス１０は検索対象となるデータを
格納したメモリであり、転送元デバイス１０からデータ
レジスタ２４へＤＭＡ転送しながらデータの検索を行
う。図において、２５はデータのＤＭＡ転送の回数をカ
ウントする計数手段である。この計数手段２５は、ＤＭ
Ａ転送されるデータのバイト数をカウントするバイトカ
ウンタとは異なる。
るＤＭＡコントローラの構成を示すブロック図である。
図において図１と同一の部分については同一の符号を付
し説明を省略する。この実施例では、ＤＭＡコントロー
ラ１はパーソナルコンピュータ側に設けられている。転
送先アドレス発生手段３はデータレジスタ２４を選択し
ており、転送元デバイス１０は検索対象となるデータを
格納したメモリであり、転送元デバイス１０からデータ
レジスタ２４へＤＭＡ転送しながらデータの検索を行
う。図において、２５はデータのＤＭＡ転送の回数をカ
ウントする計数手段である。この計数手段２５は、ＤＭ
Ａ転送されるデータのバイト数をカウントするバイトカ
ウンタとは異なる。
【００１６】この実施例ではＤＭＡ転送が開始される
と、転送元デバイス１０からデータレジスタ２４へデー
タが転送される。計数手段２５はＤＭＡ転送されるデー
タのＤＭＡ転送回数をカウントする。このカウント値
は、ＤＭＡ転送されるデータのインデックスデータであ
り、インデックスポインタとしての性質を有している。
前記転送されたデータが、比較データ格納手段２１に格
納された比較データおよび前記検索条件を満足すると、
割り込み信号生成出力手段４ａからＣＰＵへ割り込み信
号が出力され、ＤＭＡ転送は停止する。この結果、前記
ＣＰＵは割り込みが発生したときのプログラムの実行動
作に移行し、このときの計数手段２５のカウント値を図
示していないカウンタレジスタから読み出し、このカウ
ンタ値を基に前記検索条件を満足する転送データのイン
デックスポイント、すなわち転送元デバイス１０内の位
置を知ることができ、検索用のプログラムを前記ＣＰＵ
は実行する必要がなくなり、転送元デバイス１０内のデ
ータのインデックス検索のための負担がＣＰＵから開放
され、インデックス検索を高速に行うことができる。
と、転送元デバイス１０からデータレジスタ２４へデー
タが転送される。計数手段２５はＤＭＡ転送されるデー
タのＤＭＡ転送回数をカウントする。このカウント値
は、ＤＭＡ転送されるデータのインデックスデータであ
り、インデックスポインタとしての性質を有している。
前記転送されたデータが、比較データ格納手段２１に格
納された比較データおよび前記検索条件を満足すると、
割り込み信号生成出力手段４ａからＣＰＵへ割り込み信
号が出力され、ＤＭＡ転送は停止する。この結果、前記
ＣＰＵは割り込みが発生したときのプログラムの実行動
作に移行し、このときの計数手段２５のカウント値を図
示していないカウンタレジスタから読み出し、このカウ
ンタ値を基に前記検索条件を満足する転送データのイン
デックスポイント、すなわち転送元デバイス１０内の位
置を知ることができ、検索用のプログラムを前記ＣＰＵ
は実行する必要がなくなり、転送元デバイス１０内のデ
ータのインデックス検索のための負担がＣＰＵから開放
され、インデックス検索を高速に行うことができる。
【００１７】
【発明の効果】以上のように、請求項１の発明によれ
ば、データレジスタあるいは該データレジスタとは異な
るデータ転送先に転送されるデータと比較される比較デ
ータを格納する比較データ格納手段と、前記データと前
記比較データとを比較条件設定手段で設定された条件を
基に比較するデータ比較手段と、該データ比較手段によ
る前記データと前記比較データとの比較結果に応じて割
り込み信号を生成し出力する割り込み信号生成出力手段
とを備えるように構成したので、前記比較データを転送
されるデータや前記データ転送先の機能特性に応じたデ
ータ内容にすることでＣＰＵへの割り込みをデータの解
析や処理を行うのに最適な時期に発生させることがで
き、さらにデータの検索を直接メモリアクセスを利用し
て実現できるように構成したので、データの検索をＣＰ
Ｕへ負担をかけることなく高速化できる効果がある。
ば、データレジスタあるいは該データレジスタとは異な
るデータ転送先に転送されるデータと比較される比較デ
ータを格納する比較データ格納手段と、前記データと前
記比較データとを比較条件設定手段で設定された条件を
基に比較するデータ比較手段と、該データ比較手段によ
る前記データと前記比較データとの比較結果に応じて割
り込み信号を生成し出力する割り込み信号生成出力手段
とを備えるように構成したので、前記比較データを転送
されるデータや前記データ転送先の機能特性に応じたデ
ータ内容にすることでＣＰＵへの割り込みをデータの解
析や処理を行うのに最適な時期に発生させることがで
き、さらにデータの検索を直接メモリアクセスを利用し
て実現できるように構成したので、データの検索をＣＰ
Ｕへ負担をかけることなく高速化できる効果がある。
【００１８】請求項２の発明によれば、前記請求項１の
構成に加え、直接メモリアクセスによるデータの転送回
数を計数し、転送される前記データのインデックスデー
タであるカウント値を生成する計数手段を備えるように
構成したので、ＣＰＵは発生した割り込みを基に前記カ
ウント値から特定のデータのインデックスデータを高速
で得ることが可能となり、データの検索をＣＰＵへ負担
をかけることなく高速化できる効果がある。
構成に加え、直接メモリアクセスによるデータの転送回
数を計数し、転送される前記データのインデックスデー
タであるカウント値を生成する計数手段を備えるように
構成したので、ＣＰＵは発生した割り込みを基に前記カ
ウント値から特定のデータのインデックスデータを高速
で得ることが可能となり、データの検索をＣＰＵへ負担
をかけることなく高速化できる効果がある。
【図１】 この発明の実施例１によるＤＭＡコントロー
ラの構成を示すブロック図である。
ラの構成を示すブロック図である。
【図２】 この発明の実施例２によるＤＭＡコントロー
ラの構成を示すブロック図である。
ラの構成を示すブロック図である。
【図３】 従来のＤＭＡコントローラの構成を示すブロ
ック図である。
ック図である。
１ ＤＭＡコントローラ、２ 転送元アドレス発生手
段、３ 転送先アドレス発生手段、４ａ 割り込み信号
生成出力手段、２１ 比較データ格納手段、２２データ
比較手段、２３ 比較条件設定手段、２４ データレジ
スタ、２５ 計数手段。
段、３ 転送先アドレス発生手段、４ａ 割り込み信号
生成出力手段、２１ 比較データ格納手段、２２データ
比較手段、２３ 比較条件設定手段、２４ データレジ
スタ、２５ 計数手段。
Claims (2)
- 【請求項１】 データ転送元からデータ転送先へのデー
タの転送をＣＰＵから開放して行う直接メモリアクセス
を実現するためのＤＭＡコントローラにおいて、前記デ
ータ転送元のアドレス信号を発生させる転送元アドレス
発生手段と、前記データ転送先のアドレス信号を発生さ
せる転送先アドレス発生手段により選択され、前記デー
タ転送元から転送されるデータを格納するデータレジス
タと、該データレジスタあるいは該データレジスタとは
異なる前記データ転送先に転送される前記データと比較
される比較データを格納する比較データ格納手段と、前
記データと前記比較データとを比較するデータ比較手段
と、該データ比較手段が比較を行う際の条件を設定する
比較条件設定手段と、前記データ比較手段による前記デ
ータと前記比較データとの比較結果に応じて割り込み信
号を生成し出力する割り込み信号生成出力手段とを備え
ていることを特徴とするＤＭＡコントローラ。 - 【請求項２】 前記直接メモリアクセスによるデータの
転送回数をカウントし、前記データのインデックスデー
タを生成する計数手段を備えていることを特徴とする請
求項１記載のＤＭＡコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8537695A JPH08287003A (ja) | 1995-04-11 | 1995-04-11 | Ｄｍａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8537695A JPH08287003A (ja) | 1995-04-11 | 1995-04-11 | Ｄｍａコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08287003A true JPH08287003A (ja) | 1996-11-01 |
Family
ID=13857014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8537695A Pending JPH08287003A (ja) | 1995-04-11 | 1995-04-11 | Ｄｍａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08287003A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1162543A2 (en) * | 2000-06-07 | 2001-12-12 | Hitachi Ltd. | A system for transferring data reusing a plurality of data transferring area cyclically |
| US7430634B2 (en) | 2004-12-10 | 2008-09-30 | Fujitsu Limited | Data transfer apparatus and data transfer method |
| JP2010072915A (ja) * | 2008-09-18 | 2010-04-02 | Hitachi Industrial Equipment Systems Co Ltd | 割込制御装置、割込制御システム、割込制御方法および割込制御プログラム |
| JP2010517182A (ja) * | 2007-01-24 | 2010-05-20 | クゥアルコム・インコーポレイテッド | 内容終了型ｄｍａ |
| WO2012039143A1 (ja) * | 2010-09-21 | 2012-03-29 | 三菱電機株式会社 | Ｄｍａコントローラ及びデータ読出装置 |
-
1995
- 1995-04-11 JP JP8537695A patent/JPH08287003A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1162543A2 (en) * | 2000-06-07 | 2001-12-12 | Hitachi Ltd. | A system for transferring data reusing a plurality of data transferring area cyclically |
| US7430634B2 (en) | 2004-12-10 | 2008-09-30 | Fujitsu Limited | Data transfer apparatus and data transfer method |
| JP2010517182A (ja) * | 2007-01-24 | 2010-05-20 | クゥアルコム・インコーポレイテッド | 内容終了型ｄｍａ |
| JP2010072915A (ja) * | 2008-09-18 | 2010-04-02 | Hitachi Industrial Equipment Systems Co Ltd | 割込制御装置、割込制御システム、割込制御方法および割込制御プログラム |
| US8788735B2 (en) | 2008-09-18 | 2014-07-22 | Hitachi Industrial Equipment Systems Co., Ltd. | Interrupt control apparatus, interrupt control system, interrupt control method, and interrupt control program |
| WO2012039143A1 (ja) * | 2010-09-21 | 2012-03-29 | 三菱電機株式会社 | Ｄｍａコントローラ及びデータ読出装置 |
| CN103119573A (zh) * | 2010-09-21 | 2013-05-22 | 三菱电机株式会社 | Dma控制器以及数据读出装置 |
| JPWO2012039143A1 (ja) * | 2010-09-21 | 2014-02-03 | 三菱電機株式会社 | Ｄｍａコントローラ及びデータ読出装置 |
| JP2014089758A (ja) * | 2010-09-21 | 2014-05-15 | Mitsubishi Electric Corp | データ読出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4090238A (en) | Priority vectored interrupt using direct memory access | |
| US6175890B1 (en) | Device for efficiently handling interrupt request processes | |
| JPH05250305A (ja) | データ転送制御方式 | |
| US6789258B1 (en) | System and method for performing a synchronization operation for multiple devices in a computer system | |
| JPH08287003A (ja) | Ｄｍａコントローラ | |
| JP2900627B2 (ja) | 割り込み制御装置 | |
| KR100202170B1 (ko) | 시리얼 인터페이스를 위한 데이터 수신 방법 및 그 장치 | |
| JP2723604B2 (ja) | データ処理装置 | |
| US20240168894A1 (en) | Data transmission device and method | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JP2707256B2 (ja) | マイクロコンピユータ | |
| JP2531207B2 (ja) | チャネル装置 | |
| JPH04278656A (ja) | マイクロプロセッサ | |
| JPH02245854A (ja) | アダプタ入出力処理システム | |
| JPH0833812B2 (ja) | ソート処理装置 | |
| JPH07149001A (ja) | プリンタバッファ | |
| JPS61139843A (ja) | デ−タ処理装置 | |
| JPH05313917A (ja) | 割込み制御回路 | |
| JPH0662071A (ja) | 通信制御装置 | |
| JPH04247548A (ja) | 並列ソート装置 | |
| JPH05151140A (ja) | マイクロコンピユータ | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPS6316745A (ja) | 通信制御装置 | |
| JPS6260049A (ja) | 外部割込入力制御装置 |