JPH02114354A - 割込みコントロールユニット - Google Patents
割込みコントロールユニットInfo
- Publication number
- JPH02114354A JPH02114354A JP26871688A JP26871688A JPH02114354A JP H02114354 A JPH02114354 A JP H02114354A JP 26871688 A JP26871688 A JP 26871688A JP 26871688 A JP26871688 A JP 26871688A JP H02114354 A JPH02114354 A JP H02114354A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- logic
- vector
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は割込みの制御装置に関し、特に割込み要求元ご
とに多種類の割込みベクタ番号が発生可能な割込みコン
トロールユニットに関する。
とに多種類の割込みベクタ番号が発生可能な割込みコン
トロールユニットに関する。
（従来の技術）
従来の割込みコントロールユニットは１割込不要求端子
数分の割込みベクタ番号を発生することが可能であうな
。例えば、〜１９８５年に日本電気株式会社（ＮＥＣ）
によハ出版され九「μＰＤ７１０５９の使い方Ｊ（ＩＥ
Ｐ−７０８，０ＣＴ−１５−８５ｐ）と題する小冊子の
ページ１〜９には当該技術が記述されている。
数分の割込みベクタ番号を発生することが可能であうな
。例えば、〜１９８５年に日本電気株式会社（ＮＥＣ）
によハ出版され九「μＰＤ７１０５９の使い方Ｊ（ＩＥ
Ｐ−７０８，０ＣＴ−１５−８５ｐ）と題する小冊子の
ページ１〜９には当該技術が記述されている。
（発明が解決しようとする課題）
上述した従来の技術では、一つの割込み要求元が複数種
の割込み処理を必要とする場合、それらの割込み要求は
同時に発生しないにもかかわらず、複数の割込み要求端
子を専有してしまう。よって、このような割込み要求元
が複数個あると、割込み要求端子の必要数が増大する。
の割込み処理を必要とする場合、それらの割込み要求は
同時に発生しないにもかかわらず、複数の割込み要求端
子を専有してしまう。よって、このような割込み要求元
が複数個あると、割込み要求端子の必要数が増大する。
この割込み要求端子の必要数を１個の割込みコントロー
ルユニットにも九せると、優先決定ロジック内にかなり
の規模のプライオリティエンコーダを内蔵させなければ
ならないという欠点がある。
ルユニットにも九せると、優先決定ロジック内にかなり
の規模のプライオリティエンコーダを内蔵させなければ
ならないという欠点がある。
従来の割込みコントロールユニットでは、８木根度の割
込み要求端子しかも念なｈため、複数個の割込みコント
ロールユニットをカスケード接続することにより、これ
に対応しなければならないという欠点がある。
込み要求端子しかも念なｈため、複数個の割込みコント
ロールユニットをカスケード接続することにより、これ
に対応しなければならないという欠点がある。
割込みコン）ｏ−ルユニットを複数個使用するというこ
とは、それだけ、そのシステムのハードウェア量が増す
ことを意味し、消費電力も増大するという欠点がある。
とは、それだけ、そのシステムのハードウェア量が増す
ことを意味し、消費電力も増大するという欠点がある。
また、カスケード接続であるなめ、割込みのオーバーヘ
ッドも増加するという欠点がある。
ッドも増加するという欠点がある。
ハードウェア量を増やさないで、ソフトウェアにより対
処する方式も考えられる。しかし、この方式では割込み
処理ルーテンの最初に割込み要求元の状態を読出すなど
により割込み処理の種別を判別しなければならず、オー
バーヘッドがかなり大きくなるという欠点がある。特に
、リアルタイメ性を強く要求されるシステムには問題が
大きい。
処する方式も考えられる。しかし、この方式では割込み
処理ルーテンの最初に割込み要求元の状態を読出すなど
により割込み処理の種別を判別しなければならず、オー
バーヘッドがかなり大きくなるという欠点がある。特に
、リアルタイメ性を強く要求されるシステムには問題が
大きい。
本発明の目的は、割込み要求端子数を変えずに他に割込
み種別入力端子を備えて割込み要求の種別の増大に対応
させるととくより上記欠点を除去し、割込み数の増加に
伴うハードウェアの複雑さを減することができるように
構成し六割込みコントロールユニットを提供するととＫ
ある。
み種別入力端子を備えて割込み要求の種別の増大に対応
させるととくより上記欠点を除去し、割込み数の増加に
伴うハードウェアの複雑さを減することができるように
構成し六割込みコントロールユニットを提供するととＫ
ある。
（１！！’題を解決するための手段）
本発明による割込みコントロールユニットハ割込み要求
レジスタと、優先決定ロジックと、マルチプレクサと、
制御ロジックとをｉｉｅ備して構成し六ものである。
レジスタと、優先決定ロジックと、マルチプレクサと、
制御ロジックとをｉｉｅ備して構成し六ものである。
割込み要求レジスタは１割込み要求を入力して保持する
なめのものである。
なめのものである。
優先決定ロジックは、 １．１１込み要求レジスタから
割込み要求分入力し、予め設定されている優先順位に従
って有効な割込みベクタ番号の上位ビットを生成するた
めのものである。
割込み要求分入力し、予め設定されている優先順位に従
って有効な割込みベクタ番号の上位ビットを生成するた
めのものである。
マルチプレクサは、外部からベクタ種別を入力し、優先
決定ロジックの出力を制御信号としてベクタ番号の下位
ピットを生成する丸めのものである。
決定ロジックの出力を制御信号としてベクタ番号の下位
ピットを生成する丸めのものである。
制御ロジックは、外部のＣＰＵの制御のもとで、優先決
定ロジックおよびマルチプレクサの出力によりベクタ番
号を生成すれためのものである。
定ロジックおよびマルチプレクサの出力によりベクタ番
号を生成すれためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による割込みコントロールユニットの
一実施例を示す内部ブロック図である。
一実施例を示す内部ブロック図である。
第１図において、１は割込み要求端子、２は割込み種別
入力端子、３は割込み要求レジスタ、４は１６人カー２
出力マルチプレクサ、５は使先決定ロジック、６はイン
サービスレジスタ、フは割込みマスクレジスタ、８は制
御ロジック、９はデータバスバッファ、１０はリード／
ライトコントローラ、１１は内部バス、１２は割込み要
求出力端子、１３は割込み承認端子、１４はリード信号
入力端子、１Ｓはライト信号入力端子、１６はチップセ
レクト端子、１７はデータバスである。
入力端子、３は割込み要求レジスタ、４は１６人カー２
出力マルチプレクサ、５は使先決定ロジック、６はイン
サービスレジスタ、フは割込みマスクレジスタ、８は制
御ロジック、９はデータバスバッファ、１０はリード／
ライトコントローラ、１１は内部バス、１２は割込み要
求出力端子、１３は割込み承認端子、１４はリード信号
入力端子、１Ｓはライト信号入力端子、１６はチップセ
レクト端子、１７はデータバスである。
第２図は、割込みコントロールユニットと割込み要求元
との接続関係を示す接続図である。
との接続関係を示す接続図である。
第２図において、１０１〜１０Ｂはそれぞれ第１〜第８
の割込み要求元、１０９は割込みコントロールユニット
、１１０は割込み要求端子、１１１は割込み種別入力端
子である。
の割込み要求元、１０９は割込みコントロールユニット
、１１０は割込み要求端子、１１１は割込み種別入力端
子である。
この実施例では８本の割込み要求端子１（第１図参照）
と％ １６本の割込み種別入力端子２（第１図参照）と
を有している。この構成により８つの割込み要求元に対
して、それぞれ４種類の割込みベクタ番号が割当てられ
、合計３２種類の割込みベクタ番号を発生できる。
と％ １６本の割込み種別入力端子２（第１図参照）と
を有している。この構成により８つの割込み要求元に対
して、それぞれ４種類の割込みベクタ番号が割当てられ
、合計３２種類の割込みベクタ番号を発生できる。
第１図に示すように、割込み要求端子１０入力は割込み
要求レジスタ３を経て、優先決定ロジック５へ入力され
る。優先決定ロジック５では、あらかじめ設定されてい
る優先順位に従い、割込み要求レジスタ３と、割込みマ
スクレジスタ７と、インサービスレジスタ６とを参照し
て、有効な割込みベクタ番号の上位８ピツトを制御ロジ
ック８に出力している。また、端子２からの割込み種別
入力は１６人カー２出力マルチプレクサ４へ入力され、
優先決定ロジック５からの出力を制御信号として有効な
２つの信号を制御ロジック８へ出力している。これらの
２つの信号は、ベクタ番号の下位２ビツトになる。制御
頃シック部８では、ＣＰＵに対して端子１２上の割込み
要求出力と、端子１３上の割込み承認信号とやりとりし
、それに従ってベクタ番号を内部データバス１１、およ
びデータバスバッファ９を経てデータバス１７へ出力し
ている。
要求レジスタ３を経て、優先決定ロジック５へ入力され
る。優先決定ロジック５では、あらかじめ設定されてい
る優先順位に従い、割込み要求レジスタ３と、割込みマ
スクレジスタ７と、インサービスレジスタ６とを参照し
て、有効な割込みベクタ番号の上位８ピツトを制御ロジ
ック８に出力している。また、端子２からの割込み種別
入力は１６人カー２出力マルチプレクサ４へ入力され、
優先決定ロジック５からの出力を制御信号として有効な
２つの信号を制御ロジック８へ出力している。これらの
２つの信号は、ベクタ番号の下位２ビツトになる。制御
頃シック部８では、ＣＰＵに対して端子１２上の割込み
要求出力と、端子１３上の割込み承認信号とやりとりし
、それに従ってベクタ番号を内部データバス１１、およ
びデータバスバッファ９を経てデータバス１７へ出力し
ている。
（発明の効果）
以上説明したように本発明は１割込みコントロールユニ
ットに割込み種別入力端子をも虎せることてより、当り
亥ユニット内でのハードウェア量の増加を抑えながら多
数の割込みベクタ番号を発生することができるという効
果がある。
ットに割込み種別入力端子をも虎せることてより、当り
亥ユニット内でのハードウェア量の増加を抑えながら多
数の割込みベクタ番号を発生することができるという効
果がある。
また、一つの割込みコントロールユニットで多数の割込
み要求を処理できるため、システムのハードウェア量、
消費電力、ならびにオーバーヘッドを削減できるという
効果もある。
み要求を処理できるため、システムのハードウェア量、
消費電力、ならびにオーバーヘッドを削減できるという
効果もある。
第１図は、本発明ＩＣよるμり込みコントロールユニッ
トの一実施例を示すブロック図である。 第２図は、割込みコントロールユニットと割込み要求元
との接続関係を示す接続図である。 ３・−・割込み要求レジスタ ４・・・マルチプレクサ Ｓ・・・優先決定ロジック ６・・・インサービスレジスタ ７・・・割込みマスクレジスタ ８・・・制御ロジック ９・・・データバスバッファ １０１１・−リード／ライドコントローラ１．２．１２
〜１ｓ・・・・・端子 １１．１フ・・・・・バ ス
トの一実施例を示すブロック図である。 第２図は、割込みコントロールユニットと割込み要求元
との接続関係を示す接続図である。 ３・−・割込み要求レジスタ ４・・・マルチプレクサ Ｓ・・・優先決定ロジック ６・・・インサービスレジスタ ７・・・割込みマスクレジスタ ８・・・制御ロジック ９・・・データバスバッファ １０１１・−リード／ライドコントローラ１．２．１２
〜１ｓ・・・・・端子 １１．１フ・・・・・バ ス
Claims (1)
- 割込み要求を入力して保持するための割込み要求レジス
タと、前記割込み要求レジスタから前記割込み要求を入
力し、予め設定されている優先順位に従つて有効な割込
みベクタ番号の上位ビットを生成するための優先決定ロ
ジックと、外部からベクタ種別を入力し、前記優先決定
ロジックの出力を制御信号として前記ベクタ番号の下位
ビットを生成するためのマルチプレクサと、外部のＣＰ
Ｕの制御のもとで前記優先決定ロジックおよび前記マル
チプレクサの出力によりベクタ番号を生成するための制
御ロジックとを具備して構成したことを特徴とする割込
みコントロールユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26871688A JPH02114354A (ja) | 1988-10-25 | 1988-10-25 | 割込みコントロールユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26871688A JPH02114354A (ja) | 1988-10-25 | 1988-10-25 | 割込みコントロールユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114354A true JPH02114354A (ja) | 1990-04-26 |
Family
ID=17462362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26871688A Pending JPH02114354A (ja) | 1988-10-25 | 1988-10-25 | 割込みコントロールユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729902A (en) * | 1992-12-09 | 1998-03-24 | Emitec Gesellschaft Fuer Emissionstechnologie Mbh | Catalytic converter with two or more honeycomb bodies in a casing tube and method for its production |
-
1988
- 1988-10-25 JP JP26871688A patent/JPH02114354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729902A (en) * | 1992-12-09 | 1998-03-24 | Emitec Gesellschaft Fuer Emissionstechnologie Mbh | Catalytic converter with two or more honeycomb bodies in a casing tube and method for its production |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| US5146595A (en) | Grouping device for forming input signals into groups | |
| US6944686B2 (en) | Data transfer control circuit with terminal sharing | |
| KR920008448B1 (ko) | 데이터 프로세서 | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| US6330629B1 (en) | Information processing system | |
| JPH02114354A (ja) | 割込みコントロールユニット | |
| JPH02130662A (ja) | 情報処理システム | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS6324508Y2 (ja) | ||
| KR100606698B1 (ko) | 인터페이스 장치 | |
| JP2643116B2 (ja) | 主記憶制御装置 | |
| JPS6381557A (ja) | デユアルポ−トメモリ | |
| KR100448930B1 (ko) | 피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터 | |
| JPS61233837A (ja) | 割込処理方式 | |
| JPS59189430A (ja) | 割込み制御方式 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPS61260340A (ja) | ブロツク転送制御部 | |
| JPS63271642A (ja) | 割込み優先度制御回路 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS60218150A (ja) | デ−タ処理装置 | |
| JPH0816510A (ja) | プロセッサシステム | |
| JPH04165438A (ja) | メモリアクセス方式 | |
| JPS6054051A (ja) | 多重系割込処理装置 |