KR100448930B1 - 피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터 - Google Patents

피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터 Download PDF

Info

Publication number
KR100448930B1
KR100448930B1 KR1019970036033A KR19970036033A KR100448930B1 KR 100448930 B1 KR100448930 B1 KR 100448930B1 KR 1019970036033 A KR1019970036033 A KR 1019970036033A KR 19970036033 A KR19970036033 A KR 19970036033A KR 100448930 B1 KR100448930 B1 KR 100448930B1
Authority
KR
South Korea
Prior art keywords
interrupt
controller
pci bus
pci
signal
Prior art date
Application number
KR1019970036033A
Other languages
English (en)
Other versions
KR19990012593A (ko
Inventor
진성곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970036033A priority Critical patent/KR100448930B1/ko
Publication of KR19990012593A publication Critical patent/KR19990012593A/ko
Application granted granted Critical
Publication of KR100448930B1 publication Critical patent/KR100448930B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0018—Industry standard architecture [ISA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Programmable Controllers (AREA)

Abstract

이 발명은 피씨아이(PCI: Parrall Component Interface) 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터에 관한 것으로, 아이에스에이(ISA: Industry Standard Acchitecture) 디바이스와 피씨아이 디바이스로부터 인터럽트 요구신호를 입력받아, 피씨아이 디바이스로부터 입력되는 인터럽트 요구신호에 우선순위를 주고, 그에따라 인터럽트 신호를 출력하는 인터럽트 제어부와; 상기 인터럽트 제어부의 인터럽트 신호를 입력받아, 인터럽트를 처리하는 중앙처리장치를 포함하여 구성되어, 아이에스에이 버스에 연결되어 있는 장치의 인터럽트 보다 피씨아이 버스에 연결되어 있는 장치의 인터럽트에 우선순위를 주는 컴퓨터에 관한 것이다.

Description

피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터
이 발명은 피씨아이 버스에 연결된 장치의 인터럽트(Interupt)를 우선처리하는 컴퓨터에 관한 것으로, 더욱 상세하게 말하자면, 아이에스에이(ISA: Industry Standard Acchitecture) 버스에 연결되어 있는 장치의 인터럽트 보다 피씨아이 버스에 연결되어 있는 장치의 인터럽트에 우선순위를 주는 컴퓨터에 관한 것이다.
일반적으로 컴퓨터의 인터럽트 신호에는 일반 인터럽트 신호(INTR)와 엔엠아이(NMI: Non Maskable Interupt)가 있으며, 엔엠아이는 중앙처리장치가 무조건 처리하며, 일반 인터럽트는 중앙처리장치 내부의 해당 레지스터에 설정된 정보에 따라 처리하거나 무시한다.
이하, 첨부된 도면을 참고로 하여 종래의 기술에 관하여 설명하기로 한다.
도3은 종래의 컴퓨터의 블록 구성도이다.
도3에 도시되어 있듯이, 종래의 컴퓨터는 중앙처리장치(300), 프로그래머블 인터럽트 제어기(PIC: Programmable Interupt Controller)(303)를 내장하는 아이에스에이 브리지(Bridge) 컨트롤러(302), 피씨아이 브리지 컨트롤러(301), 피씨아이 버스(PCI Bus)에 연결된 입출력장치(304, 305,..) 및 피씨아이 슬롯(306), 아이에스에이 버스(ISA Bus)에 연결된 입출력장치(307, 308,..) 및 아이에스에이 슬롯(309) 등을 포함하고 있다.
상기한 종래의 컴퓨터의 동작은 다음과 같다.
아이에스에이 버스(ISA Bus)상에 연결된 장치들(307, 308, 309,..)에서 발생된 인터럽트 요구 신호(IRQ1, IRQ(3:15))가 아이에스에이 브리지 컨트롤러(302)에 내장된 프로그래머블 인터럽트 제어기(303)에 입력된다.
그러면, 프로그래머블 인터럽트 제어기(303)는 각각의 인터럽트 요구의 우선순위를 결정하여, 중앙처리장치(300)에 인터럽트 신호(INTR)를 출력한다.
그러면, 중앙처리장치(300)는 인터럽트 액크널로지 싸이클(Interupt Acknowledge)을 통해서 인터럽트 요구를 한 장치에 대해서 우선적으로 데이터 처리를 하는 등의 서비스를 실시하게 된다.
피씨아이 버스(PCI Bus)에 연결된 장치들(304, 305, 306,..)이 발생하는 인터럽트 신호(INTA#, B#, C#, D#)는 아이에스에이 브리지 컨트롤러(302)에 내장된 프로그래머블 인터럽트 제어기(303)에 입력되기 전에, 멀티플렉서(Multiplexer)를거치게 된다. 또한, 피씨아이 버스(PCI Bus)에 연결된 장치(304, 305, 306,..)는 아이에스에이 버스(ISA Bus)에 연결된 장치(307, 308, 309,..)와 프로그래머블 인터럽트 컨트롤러(302)의 입력핀들을 공유하며, 일반적으로 우선순위가 낮게 설정되어 있다.
그러나, 이와 같은 구조는 피씨아이 버스(PCI Bus)에 연결된 장치(304, 305, 306,..)는 즉, 피씨아이 디바이스들은 아이에스에이 버스(ISA Bus)에 연결된 장치(307, 308, 309,..)보다 처리속도가 훨씬 빠른 상황에서 피씨아이 디바이스에 우선순위가 낮게 할당되므로, 전체적인 컴퓨터 시스템의 데이터 처리속도가 떨어지는 문제점이 있다. 즉, 피씨아이 디바이스는 아이에스에이 디바이스의 인터럽트가 처리되는 긴 시간을 기다려야하므로, 그 시간동안 다른 데이터를 처리못하는 결과가 되므로, 데이터 처리속도가 느리게 된다.
상기한 바와 같은 방법은 컴퓨터내에 아이에스에이 버스(ISA Bus)만 존재할 때 만들어진 회로이어서 피씨아이 버스(PCI Bus)가 시스템 버스로 사용되는 현재의 컴퓨터에서는 효율적이지 못하고, 그로 인해 부적절한 호환성(Backward Compatibility)을 유지하는 결과를 초래한다.
그러므로 본 발명의 목적은 종래의 단점을 해결하고자 하는 것으로, 아이에스에이 버스에 연결되어 있는 장치의 인터럽트 보다 피씨아이 버스에 연결되어 있는 장치의 인터럽트에 우선순위를 주어 컴퓨터 시스템의 데이터 처리속도를 증가시키는데 있다.
도1은 이 발명의 제1실시예에 따른 피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터의 블록 구성도.
도2는 이 발명의 제2실시예에 따른 피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터의 블록 구성도.
도3은 종래의 컴퓨터의 블록 구성도.
상기 목적을 달성하고자 하는 이 발명의 구성은,
아이에스에이 디바이스와 피씨아이 디바이스로부터 인터럽트 요구신호를 입력받아, 피씨아이 디바이스로부터 입력되는 인터럽트 요구신호에 우선순위를 주고, 그에따라 인터럽트 신호를 출력하는 인터럽트 제어부와;
상기 인터럽트 제어부의 인터럽트 신호를 입력받아, 인터럽트를 처리하는 중앙처리장치를 포함하여 이루어진다.
상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
도1은 이 발명의 제1실시예에 따른 피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터의 블록 구성도이고,
도2는 이 발명의 제2실시예에 따른 피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터의 블록 구성도이다.
도1에 도시되어 있듯이, 이 발명의 실시예에 따른 피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터의 구성은,
아이에스에이 버스(ISA Bus)에 연결되어 있는 입출력 장치(9, 10,..)와 아이에스에이 슬롯(11)을 포함하는 아이에스에이 디바이스(13)와;
상기 아이에스에이 디바이스에서 출력되는 인터럽트 요구신호(IRQ1, IRQ(3:15))를 입력받아, 각 아이에스에이 디바이스들의 우선순위에 따라 제1인터럽트 신호(INTR1)를 출력하는 제1프로그래머블 인터럽트 제어기(8)를 포함하는 아이에스에이 브리지 컨트롤러(7)와;
피씨아이 버스(PCI Bus)에 연결되어 있는 입출력 장치(4,5,..)와 피씨아이 슬롯(6)을 포함하는 피씨아이 디바이스(14)와;
상기 아이에스에이에이 브리지 컨트롤러(7)의 제1프로그래머블 인터럽트 제어기(8)에서 출력되는 제1인터럽트 신호(INTR1)와 상기 피씨아이 디바이스(14)에서 출력되는 인터럽트 요구신호(INTA#, B#, C#, D#)를 입력받아, 피씨아이 디바이스(14) 인터럽트에 우선순위를 두고, 인터럽트 신호(INTR)를 출력하는 제2프로그래머블 인터럽트 제어기(3)를 내장하는 피씨아이 브리지 컨트롤러(2)와;
상기 피씨아이 브리지 컨트롤러(2)의 제2프로그래머블 인터럽트 제어기(3)의 인터럽트 신호(INTR)를 입력받아, 인터럽트를 처리하는 중앙처리장치(1)로 이루어진다.
상기 구성에 의한 이 발명의 제1실시예에 따른 피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터의 작용은 다음과 같다.
도1과 같은 구성에서, 아이에스에이에이 브리지 컨트롤러(7) 내에 존재하는 제1프로그래머블 인터럽트 제어기(8)는 종래와 같이, 아이에스에이 디바이스(13)에서 발생하는 인터럽트 요구신호(IRQ1, IRQ(3:15))를 입력받아, 우선순위를 결정하여 제1인터럽트 신호(INTR1)를 발생한다.
다음 이 제1인터럽트 신호(INTR1)는 피씨아이 브리지 컨트롤러(2)의 제2프로그래머블 인터럽트 제어기(3)의 입력핀 중 하나로 입력된다.
또한, 피씨아이 디바이스(14)에서 발생하는 인터럽트 요구신호(INTA#, B#,C#, D#)도 피씨아이 브리지 컨트롤러(2)의 제2프로그래머블 인터럽트 제어기(3)의 입력핀들에 각각 입력된다.
그러면, 피씨아이 브리지 컨트롤러(2)의 제2프로그래머블 인터럽트 제어기(3)는 아이에스에이 디바이스(13)에서 발생하는 인터럽트 요구신호(IRQ1, IRQ(3:15))보다 피씨아이 디바이스(14)로부터 입력되는 신호(INTA#, B#, C#, D#)에 우선순위를 주고, 각 피씨아이 디바이스(14)들 간의 우선순위를 결정하여 인터럽트 신호(INTR)를 중앙처리장치(1)의 인터럽트 단자에 출력한다.
그러면, 중앙처리장치(1)는 기설정되어 있는 인터럽트 정보에 따라, 입력된 인터럽트 신호를 처리하게 된다.
본 발명은 이전의 퍼스널 컴퓨터에서 사용하는 인터럽트 처리방식과 호환성을 유지하기 위하여, 제2프로그래머블 인터럽트 제어기(3) 내부에 인터럽트 우선순위를 결정하는 로직에서 피씨아이 버스(PCI Bus)상의 디바이스(14)에서 발생된 인터럽트 요구신호(INTA#, B#, C#, D#)가 우선적으로 중앙처리장치(1)에 인터럽트 처리를 요청할 수 있도록 했고, 제1프로그래머블 인터럽트 제어기(8)에서 요구된 인터럽트 신호(INTR1)는 피씨아이 버스(PCI Bus)상의 디바이스(14)에서 발생된 인터럽트 요구신호(INTA#, B#, C#, D#)가 처리될 때까지 호울드(Hold)되었다가 중앙처리장치(1)로 입력되어 처리되도록 했다.
도2에 도시되어 있듯이, 이 발명의 제2실시예에 따른 피씨아이 버스에 연결된 장치의 인터럽트를 우선처리하는 컴퓨터의 구성의 특징은,
제1실시예의 구성에서, 피씨아이 브리지 컨트롤러(12)의 내부에 있는 제2프로그래머블 인터럽트 제어기(3)를 외부로 분리한데 있으며, 동작은 제1실시예와 같다.
이상에서와 같이, 이 발명의 실시예에서. 피씨아이 버스 상에 있는 디바이스들의 인터럽트 요구신호를 우선적으로 처리함으로써 전체적인 시스템의 처리속도를 증가시킬 수가 있다. 이 발명의 이러한 효과는 컴퓨터의 제조, 생산, 판매 분야에서 이용될 수 있다.

Claims (2)

  1. 아이에스에이 디바이스와 피씨아이 디바이스로부터 인터럽트 요구신호를 입력받아, 피씨아이 디바이스로부터 입력되는 인터럽트 요구신호에 우선순위를 주고, 그에 따라 인터럽트 신호를 출력하는 인터럽트 제어부와;
    상기 인터럽트 제어부의 인터럽트 신호를 입력받아, 인터럽트를 처리하는 중앙처리장치를 포함하며,
    상기한 인터럽트 제어부는,
    상기 아이에스에이 디바이스에서 출력되는 인터럽트 요구신호를 입력받아, 각 아이에스에이 디바이스들의 우선순위에 따라 제1인터럽트 신호를 출력하는 제1프로그래머블 인터럽트 제어기를 포함하는 아이에스에이 브리지 컨트롤러와;
    상기 아이에스에이에이 브리지 컨트롤러의 제1프로그래머블 인터럽트 제어기에서 출력되는 제1인터럽트 신호와 상기 피씨아이 디바이스에서 출력되는 인터럽트 요구신호를 입력받아, 피씨아이 디바이스 인터럽트 신호에 우선순위를 두고, 인터럽트 신호를 출력하는 제2프로그래머블 인터럽트 제어기를 내장하는 피씨아이 브리지 컨트롤러로 구성되는 것을 특징으로 하는 컴퓨터.
  2. 아이에스에이 디바이스와 피씨아이 디바이스로부터 인터럽트 요구신호를 입력받아, 피씨아이 디바이스로부터 입력되는 인터럽트 요구신호에 우선순위를 주고, 그에 따라 인터럽트 신호를 출력하는 인터럽트 제어부와;
    상기 인터럽트 제어부의 인터럽트 신호를 입력받아, 인터럽트를 처리하는 중앙처리장치를 포함하며,
    상기한 인터럽트 제어부는,
    상기 아이에스에이 디바이스에서 출력되는 인터럽트 요구신호를 입력받아, 각 아이에스에이 디바이스들의 우선순위에 따라 제1인터럽트 신호를 출력하는 제1프로그래머블 인터럽트 제어기를 포함하는 아이에스에이 브리지 컨트롤러와;
    상기 아이에스에이에이 브리지 컨트롤러의 제1프로그래머블 인터럽트 제어기에서 출력되는 제1인터럽트 신호와 상기 피씨아이 디바이스에서 출력되는 인터럽트 요구신호를 입력받아, 피씨아이 디바이스 인터럽트 요구신호에 우선순위를 두고, 인터럽트 신호를 출력하는 제2프로그래머블 인터럽트 제어기로 구성되는 것을 특징으로 하는 컴퓨터.
KR1019970036033A 1997-07-30 1997-07-30 피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터 KR100448930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970036033A KR100448930B1 (ko) 1997-07-30 1997-07-30 피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970036033A KR100448930B1 (ko) 1997-07-30 1997-07-30 피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터

Publications (2)

Publication Number Publication Date
KR19990012593A KR19990012593A (ko) 1999-02-25
KR100448930B1 true KR100448930B1 (ko) 2004-11-26

Family

ID=37366751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036033A KR100448930B1 (ko) 1997-07-30 1997-07-30 피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터

Country Status (1)

Country Link
KR (1) KR100448930B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007748A (ko) * 1989-10-13 1991-05-30 윤용규 자동차 충돌위험시 광전자senser를 이용한 핸들자동조절장치
KR960024931A (ko) * 1994-12-20 1996-07-20 구자홍 퍼스널 컴퓨터의 인터럽트 확장을 위한 처리 구조와 인터럽트 처리 방법
JPH0916406A (ja) * 1995-06-27 1997-01-17 Toshiba Corp コンピュータシステム
KR19980044002A (ko) * 1996-12-05 1998-09-05 양승택 절충식 pci 버스용 다중 인터럽트 제어 장치 및 방법
KR0161124B1 (ko) * 1995-09-20 1999-01-15 유기범 다중프로세서 시스템에 있어서 공유 입출력제어보드의 인터럽트 전송제어장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007748A (ko) * 1989-10-13 1991-05-30 윤용규 자동차 충돌위험시 광전자senser를 이용한 핸들자동조절장치
KR960024931A (ko) * 1994-12-20 1996-07-20 구자홍 퍼스널 컴퓨터의 인터럽트 확장을 위한 처리 구조와 인터럽트 처리 방법
JPH0916406A (ja) * 1995-06-27 1997-01-17 Toshiba Corp コンピュータシステム
KR0161124B1 (ko) * 1995-09-20 1999-01-15 유기범 다중프로세서 시스템에 있어서 공유 입출력제어보드의 인터럽트 전송제어장치
KR19980044002A (ko) * 1996-12-05 1998-09-05 양승택 절충식 pci 버스용 다중 인터럽트 제어 장치 및 방법

Also Published As

Publication number Publication date
KR19990012593A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
US5619705A (en) System and method for cascading multiple programmable interrupt controllers utilizing separate bus for broadcasting interrupt request data packet in a multi-processor system
US5475846A (en) Apparatus for processing PCMCIA interrupt requests
US5287486A (en) DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts
US4037204A (en) Microprocessor interrupt logic
US4004281A (en) Microprocessor chip register bus structure
US4040035A (en) Microprocessor having index register coupled to serial-coupled address bus sections and to data bus
US4030079A (en) Processor including incrementor and program register structure
KR910010326A (ko) 프로그램 가능한 인터럽트 제어기
US4032896A (en) Microprocessor having index register coupled to serial-coupled address bus sections and to data bus
KR100448930B1 (ko) 피씨아이버스에연결된장치의인터럽트를우선처리하는컴퓨터
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
KR100199029B1 (ko) 펜티엄 프로세서를 위한 인터럽트 제어기
US7281073B2 (en) Method for controlling interrupts and auxiliary control circuit
JP2806771B2 (ja) バス調停回路
KR900005798B1 (ko) Cpu 공유회로
KR920010971B1 (ko) 데이타 버퍼램을 이용한 입출력 처리기
KR100337838B1 (ko) 멀티프로세서시스템의인터페이스구현방법
KR920003284B1 (ko) 마이크로 프로세서의 인터럽트 구현회로
KR950002316B1 (ko) 1바이트 래치를 이용한 보드간 데이타 전송장치
JP2667285B2 (ja) 割込制御装置
KR960025067A (ko) 인터럽트 제어장치
JPS635436A (ja) 割込ベクタ発生方式
JPH02114354A (ja) 割込みコントロールユニット
JPH0869382A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee