KR910010326A - 프로그램 가능한 인터럽트 제어기 - Google Patents

프로그램 가능한 인터럽트 제어기 Download PDF

Info

Publication number
KR910010326A
KR910010326A KR1019900017520A KR900017520A KR910010326A KR 910010326 A KR910010326 A KR 910010326A KR 1019900017520 A KR1019900017520 A KR 1019900017520A KR 900017520 A KR900017520 A KR 900017520A KR 910010326 A KR910010326 A KR 910010326A
Authority
KR
South Korea
Prior art keywords
interrupt
interrupt request
triggered
edge
latch
Prior art date
Application number
KR1019900017520A
Other languages
English (en)
Other versions
KR940002087B1 (ko
Inventor
마틴 리포드 애버리
리 모엘러 데니스
위르겐 클림 페터
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR910010326A publication Critical patent/KR910010326A/ko
Application granted granted Critical
Publication of KR940002087B1 publication Critical patent/KR940002087B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음

Description

프로그램 가능한 인터럽트 제어기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 주변 소자를 서비스하기 위해 본 발명에 따른 인터럽트 제어기를 이용한 컴퓨터 시스템의 블럭도,
제2도는 본 발명에 따른 인터럽트 제어기의 블럭도,
제3도는 본 발명의 양호한 실시예에 이용된 초기화 제어 워드 레지스터의 하드웨어 구성을 도시한 논리도.

Claims (19)

  1. 중앙 처리 시스템 유니트(CPU) 및 주변 소자 그룹을 포함한 컴퓨터 시스템내의 프로그램 가능한 인터럽트 제어기로서, 주변 소자의 그룹으로 부터 인터럽트 요구문을 수신하도록 연결된 다수의 입력, CPU에 연결된 인터럽트 요구 출력, CPU가 인터럽트 요구문을 서비스하게 하도록 어느 하나의 인터럽트 요구문에 응답하여 상기 인터럽트 요구 출력을 통해 인터럽트 신호를 전송함으로써 CPU를 인터럽트하는 수단, 시간 중복 인터럽트 요구문이 수신될 시에 인터럽트 요구문이 먼저 서비스되는 해결 목적을 위해 조직을 만들도록 상기 다수의 입력내의 우선 순위 위치를 각 입력에 지정하는 우선 순위 해결자와, 에지-트리거되거나 레벨-트리거된 인터럽트 요구문에 응답하도록 각 입력을 독립적으로 설정하는 수단을 포함하여 이루어지는 프로그램 가능한 인터럽트 제어기.
  2. 제1항에 있어서, 상기 설정 수단은 다수의 비트를 가진 제1초기와 명령 레지스터를 포함하며, 각각의 상기 비트는 제각기 입력중의 한 입력에 대응하고, 각 입력은 각 비트가 제1상태일 시에 에지-트리거된 인터럽트 요구문에 응답하도록 설정되고, 각 입력은 각 비트가 제2상태일 시에 레벨-트리건된 인터럽트 요구문에 응답하도록 설정되는 프로그램 가능한 인터럽트 제어기.
  3. 제2항에 있어서, 상기 설정 수단은 다수의 스테이지를 가진 인터럽트 요구 레지스터를 더 포함하며, 각 스테이지는 각 비트 및 각 인터럽트 요구 입력에 대응하며, 각 스테이지는, (a)상기 제1초기화 명령 레지스터의 각 비트가 에지-감지 인터럽트 요구문을 수신하여, 한 레벨로서 인터럽트 요구문을 수신하고 래치하도록 연결된 레벨 변환기 래치로 래치하는 제1상태로 프로그램될 시에 동작하고, 각 인터럽트 요구 입력에 연결된 데이타 입력 및 데이타 출력을 가진 에지 검출기 래치를 포함한 에지 검출기, (b)각 비트가 제2상태로 프로그램될 시에 레벨-트리거될 인터럽트 요구문을 수신하도록 연결되고, 각 비트가 제1상태로 프로그램될 시에 상기 레벨 변환기 래치에 의한 레벨로서 유지된 인터럽트 요구문을 수신하도록 연결된 준안정성 래치와, (c)준안전성 래치에 의해 유지된 인터럽트 요구문을 수신하여 유지하도록 연결된 인터럽트 요구 레지스터 비트를 포함하는 프로그램 가능한 인터럽트 제어기.
  4. 제3항에 있어서, 상기 설정 수단은 에지-감지 인터럽트에 대응하는 제1상태 및, 비트 선택 가능한 인터럽트 감지성에 대응하는 제2상태를 가진 비트를 포함하는 제3초기화 명령 레지스터를 더 구비하며, 상기 제조 초기화 명령 레지스터를 더 구비하며, 상기 제2초기화 명령 레지스터의 비트가 제1상태에 있을 시에, 각 상태의 에지 검출기는 동작하고, 준안정성 래치는 래치 에지-감지 인터럽트 요구문을 수신하도록 연결되며, 제2초기화 명령 레지스터의 비트가 제2상태에 있을 시에, 에지 검출기는 상기 제1초기화 명령 레지스터의 각 비트의 상태에 따라 동작하고, 준안전성 래치는 상기 제1초기화 명령 레지스터의 각 비트의 상태에 따라 연결되는 프로그램 가능한 인터럽트 제어기.
  5. 제3항에 있어서, 상기 에지 검출기는 상기 제1초기화 명령 레지스터와 각 비트가 제1상태로 프로그램될 시에 각 인터럽트 요구문을 수신하도록 연결된 데이타 입력, 상기 에지 검출기 래치의 데이타 입력에 연결된 데이타 출력 및, 상기 데이타 입력으로부터 상기 데이타 출력으로 인터럽트 요구문을 래치하기 위해 시스템 클럭을 수신하도록 연결된 클럭 입력을 가진 동기화 래치를 더 포함함으로써, 상기 동기화 래치는 에지-트리거된 인터럽트 요구 신호를 시스템 클럭과 동기하여 상기 에지 검출기 래치의 데이타 입력으로 래치하는 프로그램 가능한 인터럽트 제어기.
  6. 제3항에 있어서, 시스템 데이타 버스에 연결된 데이탈 버스 버퍼를 더 포함하며, 상기 시스템 데이타 버스는 중앙처리 유니트(CPU), 상기 제1 및 초기화 명령 레지스터를 포함한 판독/기록 제어 논리 모듈 및, 상기 데이타 버스 버퍼와 상기 판독/기록 제어 논리 모듈 사이에 연결된 내부 데이타 버스에 연결되며, 상기 모듈은 CPU로부터의 명령문에 응답하여 상기 데이타 버스 버퍼 및 상기 내부 데이타 버스를 통해 시스템 데이타 버스상의 데이타를 상기 제1 및 2초기화 명령 레지스터 내로 기록하는 수단을 더 포함하는 프로그램 가능한 인터럽트 제어기.
  7. 제6항에 있어서, 상기 판독/기록 제어 논리 모듈은 제1 및 출력 상태를 가진 인터럽트 출력을 포함하며, 인터럽트 출력은 인터럽트 요구 레지스터 비트가 인터럽트 요구문을 수신하여 유지할 시에 제1상태를 입력시켜, CPU가 인터럽트 요구문을 서비스하게 하도록 CPU를 인터럽트 하는 프로그램 가능한 인터럽트 제어기.
  8. 다수의 인터럽트 요구 입력, 각 인터럽트 요구 입력에 대응하고, 에지-트리거링에 대응하는 제1상태와 레벨-트리거링에 대응하는 제2상태를 가지며, 매 비트 기초상에서의 제1 및 2상태 사이에서 프로그램 할 수 있는 각각의 다수 비트를 가진 제1초기화 명령 레지스터와, 각 비트 및 각 인터럽트 요구 입력에 대응하는 각각의 다수 스테이지를 가진 인터럽트 요구 레지스터를 포함하며, 각 스테이지는, (a)상기 제1초기화 명령 레지스터의 각 비트가 에지-감지 인터럽트 요구문을 수신하여, 한 레벨로서 인터럽트 요구문을 수신하고 래치하도록 연결된 레벨 변환기 래치로 래치하는 제1상태 프로그램될 시에 동작하고, 각 인터럽트 요구 입력에 연결된 데이타 입력 및 데이타 출력을 가진 에지 검출기 래치를 포함한 에지 검출기, (b)각 비트가 제2상태로 프로그램될시에 레벨-트리거된 인터럽트 요구문을 수신하도록 연결되고, 각 비트가 제1상태로 프로그램될 시에 상기 레벨 변환기 래치에 의한 레벨로서 유지된 인터럽트 요구문을 수신하도록 연결되며, 인터럽트 요구문을 래치하기 위해 시스템 클럭을 수신하도록 연결되어, 시스템 클럭과 동기한 인터럽트 요구문을 제공하는 준안전성 래치와, (c)상기 준안전성 래치로부터 동기화된 인터럽트 요구문을 수신하여 유지하도록 연결된 인터럽트 요구 레지스터 비트를 포함하는 프로그램 가능한 인터럽트 제어기.
  9. 제8항에 있어서, 에지-감지 인터럽트에 대응하는 제1상태 및, 비트 선택 가능한 인터럽트 감지성에 대응하는 제2상태를 가진 비트를 포함하는 제2초기화 명령 레지스터를 더 구비하며, 상기 제2초기화 명령 레지스터의 비트가 제1상태에 있을 시에, 각 상태의 에지 검출기는 동작하고, 준안정성 래치는 래치 에지-감지 인터럽트 요구문을 수신하도록 연결되며, 제2초기화 명령 레지스터의 비트가 제2상태에 있을 시에, 에지 검출기는 상기 제1초기화 명령 레지스터의 각 비트의 상태에 따라 동작하고, 준안전성 래치는 상기 제1초기화 명령 레스터의 각 비트의 상태에 따라 연결되는 프로그램 가능한 인터럽트 제어기.
  10. 제8항에 있어서, 상기 에지 검출기는 상기 제1초기화 명령 레지스터의 각 비트가 제1상태로 프로그램될시에 각 인터럽트 요구문을 수신하도록 연결된 데이타 입력, 상기 에지 검출기 래치의 데이타 입력에 연결된 데이타 출력 및, 상기 데이타 입력으로부터 상기 데이타 출력으로 인터럽트 요구문을 래치하기 위해 시스템 클럭을 수신하도록 연결된 클럭 입력을 가진 동기화 래치를 더 포함함으로써, 상기 동기화 래치는 에지-트리거된 인터럽트 요구 신호를 시스템 클럭과 동기하여 상기 에지 검출기 래치의 데이타 압력으로 래치하는 프로그램 가능한 인터럽트 제어기.
  11. 제8항에 있어서, 시스템 데이타 버스에 연결된 데이타 버스 버퍼를 더 포함하며, 상기 시스템 데이타 버스는 중앙 처리 유니트(CPU), 상기 제1 및 2초기화 명령 레지스터를 포함한 판독/기록 제어 논리 모듈 및, 상기 데이타 버스 버퍼와 상기 판독/기록 제어 논리 모듈 사이에 연결된 내부 데이타 버스에 연결되며, 상기 모듈은 CPU로부터의 명령문에 응답하여 상기 데이타 버스 버퍼 및 기 내부 데이타 버스를 통해 시스템 데이타 버스상의 데이타를 상기 제1 및 2초기화 명령 레지스터 내로 기록하는 수단을 더하는 프로그램 가능한 인터럽트 제어기.
  12. 제11항에 있어서, 상기 판독/기록 제어 논리 모듈은 제1 및 2 출력 상태를 가진 인터럽트 출력을 포함하며, 인터럽트 출력은 인터럽트 요구 레지스터 비트가 인터럽트 요구문을 수신하여 유지할 시에 제1상태를 입력시켜, CPU가 인터럽트 요구문을 서비스하게 하도록 CPU를 인터법트 하는 프로그램 가능한 인터럽트 제어기.
  13. 다수의 인터럽트 서비스 루틴을 포함하는 프로그램을 가진 중앙 처리 유니트(CPU), 에지-트리거 및 레벨-트리거된 인터럽트 요구문을 제각기 가진 최소한 제1 및 2 주변 소자를 포함한 주변소자 그룹, CPU에 연결된 버스, 주변 소자 그룹과 버스 사이에 연결되어, 주변 소자 그룹으로부터 에지-트리거 및 레벨-트리거된 인터럽트 요구문에 응답하여 CPU를 인터럽트하고, CPU가 인터럽트 서비스 루틴을 실행시키게 하여, 인터럽트 요구문을 서비스하는 인터럽트 제어기를 포함하여 이루어지는 컴퓨터 시스템.
  14. 제10항에 있어서, 상기 인터럽트 제어기는 우선 순위를 설정하는 우선 순위 인터럽트 제어기 임으로써, 우선 순위에 따른 순서로 동시 발생한 인터럽트 요구문이 서비스되는 컴퓨터 시스템.
  15. 제1소스로 부터의 에지-트리거된 인터럽트 요구문 및, 제2소스로 부터의 레벨-트리거된 인터럽트 요구문을 수신하고 서비스하는 방법으로서, 제1인터럽트 요구 입력을 통해 도래한 에지-트리거된 인터럽트 요구문과, 제2인터럽트 요구입력을 통해 도래한 레벨-트리거된 인터럽트 요구문을 검출하도록 제1 및 2 인터럽트 요구 입력을 가진 인터럽트 제어기를 프로그램하고, 매 입력 기초상에 프로그램되는 단체, 제1입력을 통해 도래한 에지-트리지된 이터럽트 요구문을 검출하고 래치하는 단계, CPU가 에지-트리거된 인터럽트 요구문을 서비스하게 하도록 CPU를 인터럽하는 단계, 제2입력을 통행 도래한 레벨-트리거된 인터럽트 요구문을 검출하는 단계와, CPU가 레벨-트리거된 인터럽트 요구문을 서비스하게 하도록 CPU를 인터럽트하는 단계로 이루어지는 에지-트리거 및 레벨-트리거된 인터럽트 요구문을 수신 및 서비스하는 방법.
  16. 제15항에 있어서, 래치된 에지-트리거된 인터럽트 요구문을 제1인터럽트 요구 입력에 대응하는 인터럽트 요구 레지스터의 제1비트 내로 적재하는 단계 및, 레벨-트리거된 인터럽트 요구문을 제2인터럽트 요구 입력에 대응하는 인터럽트 요구 레지스터의 제2비트 내로 적재하는 단계로 이루어지는 에지-트리거 및 레벨-트리거된 인터럽트 요구문을 수신 및 서비스하는 방법.
  17. 제15항에 있어서, 상기 프로그래밍 단계는 제각기 제1 및 2 입력에 대응하는 초기화 명령 레지스터의 제1 및 2비트를 제각기 제1 및 2 상태로 세트하는 단계를 포함하며, 제1 상태는 에지-트리거링에 대응하고, 제2 상태는 레벨-트리거링에 대응하는 에지-트리거 및 레벨 트리거된 인터럽트 요구문을 수신 및 서비스하는 방법.
  18. 제15항에 있어서, 제1 및 2 인터럽트 요구 입력을 제각기 거기에 대응하는 제1 및 2 인터럽트 서비스 루틴을 가지며, 각각의 에지-트리거 및 레벨-트리거된 인터럽트 요구문을 서비스할 상기 인터럽트 단계는 CPU와 인터럽트 제어기 사이에 연결된 데이타 버스상으로 CALL OP 코드를 인에이블하고, 상기 데이타 버스상으로 각 서비스 루틴의 어드레스를 인에이블하는 단계를 포함하는 에지-트리거 및 레벨-트리거된 인터럽트 요구문을 수신 및 서비스하는 방법.
  19. 제15항에 있어서, 제1 및 2 인터럽트 요구 입력을 제각기 거기에 대응하는 제1 및 2인터럽트 벡터 바이트를 가지며, 각각의 에지-트리거 및 레벨-트리거된 인터럽트 요구문을 서비스할 상기 인터럽트 단계는 각 인터럽트 벡터 바이트를 데이타 버스상으로 인에이블하는 단계를 포함하는 에지-트리거 및 레벨-트리거된 인터럽트 요구문을 수신 및 서비스하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017520A 1989-11-03 1990-10-31 프로그램 가능한 인터럽트 제어기 KR940002087B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US43127589A 1989-11-03 1989-11-03
US431,275 1989-11-03
US431275 1989-11-03

Publications (2)

Publication Number Publication Date
KR910010326A true KR910010326A (ko) 1991-06-29
KR940002087B1 KR940002087B1 (ko) 1994-03-17

Family

ID=23711223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017520A KR940002087B1 (ko) 1989-11-03 1990-10-31 프로그램 가능한 인터럽트 제어기

Country Status (9)

Country Link
EP (1) EP0426331B1 (ko)
JP (1) JPH0612526B2 (ko)
KR (1) KR940002087B1 (ko)
CN (1) CN1020813C (ko)
AU (1) AU635338B2 (ko)
BR (1) BR9005533A (ko)
DE (1) DE69031530D1 (ko)
GB (1) GB9012950D0 (ko)
MY (1) MY107293A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393765B1 (ko) * 1996-03-26 2004-03-10 엘지전자 주식회사 인터럽트제어장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU706450B2 (en) * 1993-07-06 1999-06-17 Tandem Computers Incorporated A processor interface circuit
JP2921412B2 (ja) * 1994-09-30 1999-07-19 日本電気株式会社 データ処理装置
US6298410B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Apparatus and method for initiating hardware priority management by software controlled register access
CN100437394C (zh) * 2006-04-14 2008-11-26 华为技术有限公司 一种硬件单元的控制方法
CN101872330B (zh) * 2009-11-04 2012-07-25 杭州海康威视数字技术股份有限公司 多pcie设备系统中断处理方法
CN102200770B (zh) * 2011-04-06 2013-04-10 北京配天大富精密机械有限公司 一种基于pci的信息交互系统及方法、上位机
US20120271968A1 (en) * 2011-04-21 2012-10-25 Microchip Technology Incorporated Logic device for combining various interrupt sources into a single interrupt source and various signal sources to control drive strength
US9450585B2 (en) 2011-04-20 2016-09-20 Microchip Technology Incorporated Selecting four signals from sixteen inputs
CN102693193B (zh) * 2012-04-26 2015-05-27 重庆重邮信科通信技术有限公司 中断辅助处理装置、实时系统及中断处理方法
CN103617137B (zh) * 2013-11-29 2016-09-07 暨南大学 一种兼容8051 ip核的中断控制器及其控制方法
CN105278408B (zh) * 2015-10-26 2017-07-25 重庆电子工程职业学院 一种基于计算机ic控制的多功能定时器电路
CN107463494B (zh) * 2017-06-30 2020-11-03 百富计算机技术（深圳）有限公司 中断服务程序调试方法、装置、存储介质及其计算机设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741726A (en) * 1980-08-22 1982-03-09 Hitachi Ltd Process interruption input circuit
PH24865A (en) * 1987-03-24 1990-12-26 Ibm Mode conversion of computer commands
CA1319441C (en) * 1988-09-09 1993-06-22 Paul R. Culley Programmable interrupt controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393765B1 (ko) * 1996-03-26 2004-03-10 엘지전자 주식회사 인터럽트제어장치

Also Published As

Publication number Publication date
JPH03196225A (ja) 1991-08-27
CN1052202A (zh) 1991-06-12
KR940002087B1 (ko) 1994-03-17
EP0426331A3 (en) 1991-11-06
DE69031530D1 (de) 1997-11-06
MY107293A (en) 1995-10-31
JPH0612526B2 (ja) 1994-02-16
BR9005533A (pt) 1991-09-17
EP0426331B1 (en) 1997-10-01
GB9012950D0 (en) 1990-08-01
CN1020813C (zh) 1993-05-19
AU6375790A (en) 1991-05-09
EP0426331A2 (en) 1991-05-08
AU635338B2 (en) 1993-03-18

Similar Documents

Publication Publication Date Title
US5594890A (en) Emulation system for emulating CPU core, CPU core with provision for emulation and ASIC having the CPU core
US6845419B1 (en) Flexible interrupt controller that includes an interrupt force register
EP0192944B1 (en) Data processing system with a main processor and a co-processor sharing the same resources
US4200929A (en) Input device for delivery of data from digital transmitters
US5233613A (en) Reliable watchdog timer
KR910010326A (ko) 프로그램 가능한 인터럽트 제어기
GB1588929A (en) Priority vectored interrupt using direct memory access
KR980700632A (ko) 메모리 매핑용 회로, 시스템 및 방법과 이를 사용하는 디스플레이 제어 시스템 (circuits, systems and methoos for memory mapping and display control systems using the same)
US4056847A (en) Priority vector interrupt system
US20030065855A1 (en) Imbedded interrupt
US3659273A (en) Error checking arrangement
US4890219A (en) Mode conversion of computer commands
EP0437550A1 (en) Information processing system emulation apparatus and method
US4153942A (en) Industrial control processor
US5201051A (en) Apparatus for interrupt detection and arbitration
KR960035230A (ko) 가상 입/출력 프로세서
KR910008586A (ko) 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller)
EP0335494B1 (en) Watchdog timer
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
EP0107263A2 (en) Man-machine interface
JPH08171504A (ja) エミュレ−ション装置
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
SU1714575A1 (ru) Устройство дл программного управлени технологическим оборудованием
KR970005079B1 (ko) 데이터 처리장치의 인터럽트 처리를 위한 장치
KR970076252A (ko) 마이크로컴퓨터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970220

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee