JPS60218150A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS60218150A JPS60218150A JP59074372A JP7437284A JPS60218150A JP S60218150 A JPS60218150 A JP S60218150A JP 59074372 A JP59074372 A JP 59074372A JP 7437284 A JP7437284 A JP 7437284A JP S60218150 A JPS60218150 A JP S60218150A
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- signal
- input
- processing part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ある特定のコードを検出した時に該コードに
対応した処理を行うデータ処理装置に係り、特に特定コ
ード検出部の構成およびその制御法に関する。
対応した処理を行うデータ処理装置に係り、特に特定コ
ード検出部の構成およびその制御法に関する。
データ処理装置では１例えば入出力装置とメモリ間でデ
ータを転送中、所望の条件下で、該転送データの中の特
定コードを検出すると該コードに対応した処理を実行さ
せたい場合がある。しかし、従来のデータ処理装置は、
ある特定コードを検出する必要がある場合、一連のコー
ド情報を一旦処理部に読み込み、逐一ソフトウエアによ
り検出処理を行っているので、処理部の処理能力の低下
を招くという欠点があった。この欠点は検出するコード
が複数ある場合は特に顕著である。この欠点を補うため
、一部の入出力装置では、処理部とは別にハードウェア
による検出部を備え、一致信号を処理部に送出するもの
もあるが、この場合、入出力装置毎に検出部を備える必
要があるため、経済性がそこなわれる欠点がある。
ータを転送中、所望の条件下で、該転送データの中の特
定コードを検出すると該コードに対応した処理を実行さ
せたい場合がある。しかし、従来のデータ処理装置は、
ある特定コードを検出する必要がある場合、一連のコー
ド情報を一旦処理部に読み込み、逐一ソフトウエアによ
り検出処理を行っているので、処理部の処理能力の低下
を招くという欠点があった。この欠点は検出するコード
が複数ある場合は特に顕著である。この欠点を補うため
、一部の入出力装置では、処理部とは別にハードウェア
による検出部を備え、一致信号を処理部に送出するもの
もあるが、この場合、入出力装置毎に検出部を備える必
要があるため、経済性がそこなわれる欠点がある。
本発明の目的は、−ヒ記従来の欠点を除去し、高速かつ
経済性をそこなうことなく必要に応じて特定のコードの
入出力を検出しうるデータ処理装置を提供することにあ
る。
経済性をそこなうことなく必要に応じて特定のコードの
入出力を検出しうるデータ処理装置を提供することにあ
る。
本発明は、データ処理装置内で検出部を共用し。
その動作が特定の入出力装置またはある特定番地のメモ
リ相互間などの入出力時にのみ可能となるよう制御する
ものである。
リ相互間などの入出力時にのみ可能となるよう制御する
ものである。
第１図は本発明の実施例であって、■はプログラムによ
り定めら汎だ動作をする処理部、２はプログラム、デー
タ等を記憶するメモリ、３−１〜３−ｍ（ｍ≧１の整数
）は入出力装置（Ｉｌｏ）で、これらは相互にアドレス
バスＡ、データバスＢ、入出力装置番号バスＮ、書込信
号線Ｗ、読出信号線Ｒにより接続されている。４は処理
部１からの動作指示信号Ｓや、Ａ、Ｎ、Ｒ，Ｗの各信号
の定められた論理演算を行い、ゲート信号Ｅを発生する
演算処理部、５はゲート信号Ｅの値によりデータバスＢ
」二のデータを通過または阻止するゲー１〜である。６
は検出部で、ｉ個（ｉ≧１の整数）の比較器６−１〜６
− ｉからなり、ゲー１へ５を介して入力したコードを
各比較器で比較し、ある特定コードと一致した時、該当
コードに対応した一致信号Ｄ ｒ ＋ Ｄ７ ＋・・・
・・・＋Ｄｉのいずれかを１″′にセットするものであ
る。
り定めら汎だ動作をする処理部、２はプログラム、デー
タ等を記憶するメモリ、３−１〜３−ｍ（ｍ≧１の整数
）は入出力装置（Ｉｌｏ）で、これらは相互にアドレス
バスＡ、データバスＢ、入出力装置番号バスＮ、書込信
号線Ｗ、読出信号線Ｒにより接続されている。４は処理
部１からの動作指示信号Ｓや、Ａ、Ｎ、Ｒ，Ｗの各信号
の定められた論理演算を行い、ゲート信号Ｅを発生する
演算処理部、５はゲート信号Ｅの値によりデータバスＢ
」二のデータを通過または阻止するゲー１〜である。６
は検出部で、ｉ個（ｉ≧１の整数）の比較器６−１〜６
− ｉからなり、ゲー１へ５を介して入力したコードを
各比較器で比較し、ある特定コードと一致した時、該当
コードに対応した一致信号Ｄ ｒ ＋ Ｄ７ ＋・・・
・・・＋Ｄｉのいずれかを１″′にセットするものであ
る。
いま、演算処理部４を、入出力装置番号がｊで読出信号
線Ｒがビの時、および、入出力装置番号がｋで書込信号
線Ｗが′１″の時のみ、ゲート信号Ｅが゛′ビ′になる
ような論理構成にしたとする。
線Ｒがビの時、および、入出力装置番号がｋで書込信号
線Ｗが′１″の時のみ、ゲート信号Ｅが゛′ビ′になる
ような論理構成にしたとする。
この場合、処理部Ｉやメモリ２と入出力装置３−Ｑ （
Ｑ≠ｊ、Ｑ≠ｋ ）の間でデータが転送されても、グー
１−信号Ｅは″０″′状態をとり、検出部６にデータバ
スＢＪ−のデータは入力されず、したがって、検出部６
の一致信号ｏ、−ｎ、はすべて” ｏ ”である。次に
入出力装置３−ｊが伝送路などを通してデータを受信し
、そ、Ｉｌ、を処理部１の制御下でメモリ２に転送し、
はじめたとずろ。この時、入出力装置３−ｊからデータ
が読み込まれるので、入出力装置ｍ時バスＮの値はｊと
なり、読出し、信号線Ｒはビにセットされる。この結果
、演算処理＝３一 部４により、ゲート信号Ｅはｒｒ １ ＋＋にセットさ
れ。
Ｑ≠ｊ、Ｑ≠ｋ ）の間でデータが転送されても、グー
１−信号Ｅは″０″′状態をとり、検出部６にデータバ
スＢＪ−のデータは入力されず、したがって、検出部６
の一致信号ｏ、−ｎ、はすべて” ｏ ”である。次に
入出力装置３−ｊが伝送路などを通してデータを受信し
、そ、Ｉｌ、を処理部１の制御下でメモリ２に転送し、
はじめたとずろ。この時、入出力装置３−ｊからデータ
が読み込まれるので、入出力装置ｍ時バスＮの値はｊと
なり、読出し、信号線Ｒはビにセットされる。この結果
、演算処理＝３一 部４により、ゲート信号Ｅはｒｒ １ ＋＋にセットさ
れ。
人出力ｉ！’４ｔｆｆｔ３−ｊかＩＮ、のデータがメモ
リ２ヘデータバスＢを介して転送されている間、ゲート
５は開き、入出力装置３−ｊからの転送データが検出部
６に入力される。この時、予め定めたある処理の契機と
なる様な特定のコードがあれば、検出部６の該当比較器
で検出され、Ｄ、〜Ｄ、の該当する一致信号がセットさ
れることにより、処理部１は特定コード受付に対応した
処理を実行する。
リ２ヘデータバスＢを介して転送されている間、ゲート
５は開き、入出力装置３−ｊからの転送データが検出部
６に入力される。この時、予め定めたある処理の契機と
なる様な特定のコードがあれば、検出部６の該当比較器
で検出され、Ｄ、〜Ｄ、の該当する一致信号がセットさ
れることにより、処理部１は特定コード受付に対応した
処理を実行する。
同様にメモリ２から入出力装置３−ｋにデータを転送し
た場合、入出力装置番号バスＮの値はｋとなり、書込み
信号線Ｗは１″″にセットされる。
た場合、入出力装置番号バスＮの値はｋとなり、書込み
信号線Ｗは１″″にセットされる。
このため、ゲート信号ＥはＢ Ｉ ＋＋にセットされ、
メモリ２から入出力装置３−にヘデータがデータバスＢ
を介して転送されている間、ゲート５は開き。
メモリ２から入出力装置３−にヘデータがデータバスＢ
を介して転送されている間、ゲート５は開き。
入出力装置３−にへの転送データが検出部６に入力され
ろ。１：の時、転送の最後を示すコードなど、ある処理
の契機となる様なコードを検出部６の該当比較器が検出
すれは、Ｄ０〜Ｄ、の該当する一致信号がセットされ、
処理部１はそれを検知して４− 一致信号に対応した処理を実行する。
ろ。１：の時、転送の最後を示すコードなど、ある処理
の契機となる様なコードを検出部６の該当比較器が検出
すれは、Ｄ０〜Ｄ、の該当する一致信号がセットされ、
処理部１はそれを検知して４− 一致信号に対応した処理を実行する。
このように、演算処理部４の論理構成により、ある特定
の条件を満足した時のみゲート信号Ｅをセットするよう
に制御することにより、検出部６をメモリや複数入出力
装置で」１、用しても、不用時に検出動作をすることが
なく、また、処理部１とは独立した検出部６において検
出処理を行うため、処理部１の処理能力を低下させるこ
ともない。
の条件を満足した時のみゲート信号Ｅをセットするよう
に制御することにより、検出部６をメモリや複数入出力
装置で」１、用しても、不用時に検出動作をすることが
なく、また、処理部１とは独立した検出部６において検
出処理を行うため、処理部１の処理能力を低下させるこ
ともない。
上記説明はｌｔｌ算処理部４を入出力番号Ｎと書込み信
号Ｗ、読出し信号Ｒのみの論理演算により構成した例で
あるが、処理部１からの動作指示信号Ｓが１″′の時や
、メモリ２−にのある範囲にデータが書込まれた時Ｆニ
ゲ−１−信吟Ｅを１にセットするなど、演算処理部４を
必要に応じた論理構成とすることにより、必要に応じた
一致信号を得ることができる。
号Ｗ、読出し信号Ｒのみの論理演算により構成した例で
あるが、処理部１からの動作指示信号Ｓが１″′の時や
、メモリ２−にのある範囲にデータが書込まれた時Ｆニ
ゲ−１−信吟Ｅを１にセットするなど、演算処理部４を
必要に応じた論理構成とすることにより、必要に応じた
一致信号を得ることができる。
第２図は本発明のほかの実施例で、第１図におけるゲー
ト５を除き、かわりにゲー１〜７を加えたものである。
ト５を除き、かわりにゲー１〜７を加えたものである。
ゲー１〜７は検出部６からの一致信号り、〜Ｄ、を入力
し、ゲート信号ＥがＩＩ Ｉ Ｈの時にのみ、その入力
を出力側に通過させるゲートである。即ち、第１図では
ゲート信号Ｅが１１１ Ｉｔでない時は検出部６にデー
タが入力されず、検出部６は不動作となったが、本構成
では、常にデータは検出部６に入力され、特定データが
検出されれば、該当一致信号は′１′″にセットされる
が、ゲート信号Ｅが″ビ′の時にのみ該一致信号が処理
部１に伝えられるようにしたもので、結果的には第１図
と同じ効果が得られる。
し、ゲート信号ＥがＩＩ Ｉ Ｈの時にのみ、その入力
を出力側に通過させるゲートである。即ち、第１図では
ゲート信号Ｅが１１１ Ｉｔでない時は検出部６にデー
タが入力されず、検出部６は不動作となったが、本構成
では、常にデータは検出部６に入力され、特定データが
検出されれば、該当一致信号は′１′″にセットされる
が、ゲート信号Ｅが″ビ′の時にのみ該一致信号が処理
部１に伝えられるようにしたもので、結果的には第１図
と同じ効果が得られる。
第３図は本発明の他の実施例で、ゲート信号Ｅを複数（
第３図にはＥ、、Ｅ、の２つの場合を示す）にし、各ゲ
ート信号により検出部６の比較器６−１〜６−ｉの動作
をグループ別に制御するようにしたものである。すなわ
ち、例えば、ゲート信号’ Ｅ 、が１′″の時は、比
較器６−１．６−２が動作するようにし、該比較器６−
１．６−２が動作しかつバスＢ ｌのデータがそのいず
れかの比較器内の設定データと一致した時にのみ一致信
号り、あるいＤ２を発生するようにし、たちのである。
第３図にはＥ、、Ｅ、の２つの場合を示す）にし、各ゲ
ート信号により検出部６の比較器６−１〜６−ｉの動作
をグループ別に制御するようにしたものである。すなわ
ち、例えば、ゲート信号’ Ｅ 、が１′″の時は、比
較器６−１．６−２が動作するようにし、該比較器６−
１．６−２が動作しかつバスＢ ｌのデータがそのいず
れかの比較器内の設定データと一致した時にのみ一致信
号り、あるいＤ２を発生するようにし、たちのである。
ゲート信号Ｅ２についても同様である。したがって、Ｅ
、あるいはＥ２を全比較器６−１〜６−ｉに入力すると
、第１図、第２図の実施例と同じ効果が得られる。しか
し１本構成においてはさらに次の利点がある。たとえば
、第３図に示すごとく、グー１〜信号Ｅ１では比較器６
−１．．６−２のみ動作させ、ゲート信号Ｅ２では比較
器６−ｉのみを動作させる。Ｅ、、Ｅ、は第１図に説明
したと同じく演算処理部３の論理構成により出力させる
が、Ｅ、とＥ、を発生する論理処理は違えておく。たと
えば、Ｅ、け入出力装置３−１からデータが読み出され
る時のみＩＩ Ｉ ＩＩにセラ１へされ、Ｅ２は入出力
装置３−２からデータが読み出される時のみＩｔ ｌ
１１にセットされるようにする。こうすることにより、
入出力装置３−１からデータが読み出される時に、一致
信号が出方されるコードは比較器６−１．６−２で検出
されるコードのみで、比較器６− ｉで比較するコード
と一致しても一致信号はＩＩ １１Ｈにセットされない
。また、入出力装置３−２からデータが読み出される時
に一致信号が出力されるコードは比較器６−ｉで検出さ
れるコードの７− みで、比較器６−１．６−２で比較するコードと−ｉし
ても一致信号はＩＩ Ｉ ＩＮにセラ１〜されない。こ
のように演算処理部４の論理構成を選ぶことにより、入
出力装置毎に検出コードを変更するなどの操作が可能と
なる。
、あるいはＥ２を全比較器６−１〜６−ｉに入力すると
、第１図、第２図の実施例と同じ効果が得られる。しか
し１本構成においてはさらに次の利点がある。たとえば
、第３図に示すごとく、グー１〜信号Ｅ１では比較器６
−１．．６−２のみ動作させ、ゲート信号Ｅ２では比較
器６−ｉのみを動作させる。Ｅ、、Ｅ、は第１図に説明
したと同じく演算処理部３の論理構成により出力させる
が、Ｅ、とＥ、を発生する論理処理は違えておく。たと
えば、Ｅ、け入出力装置３−１からデータが読み出され
る時のみＩＩ Ｉ ＩＩにセラ１へされ、Ｅ２は入出力
装置３−２からデータが読み出される時のみＩｔ ｌ
１１にセットされるようにする。こうすることにより、
入出力装置３−１からデータが読み出される時に、一致
信号が出方されるコードは比較器６−１．６−２で検出
されるコードのみで、比較器６− ｉで比較するコード
と一致しても一致信号はＩＩ １１Ｈにセットされない
。また、入出力装置３−２からデータが読み出される時
に一致信号が出力されるコードは比較器６−ｉで検出さ
れるコードの７− みで、比較器６−１．６−２で比較するコードと−ｉし
ても一致信号はＩＩ Ｉ ＩＮにセラ１〜されない。こ
のように演算処理部４の論理構成を選ぶことにより、入
出力装置毎に検出コードを変更するなどの操作が可能と
なる。
以上説明したように、本発明によれば、特定コードの検
出を処理部とは独立に行っているため、処理部の処理能
率を下げることなく特定コードの検出を行え、また、検
出部をメモリや複数の入出力装置で共用できるため、経
済化がはかれ、かつ、プログラムの読出し時などコード
と意識すべきでないデータの転送により不用な動作をす
ることがないなどの利点がある。
出を処理部とは独立に行っているため、処理部の処理能
率を下げることなく特定コードの検出を行え、また、検
出部をメモリや複数の入出力装置で共用できるため、経
済化がはかれ、かつ、プログラムの読出し時などコード
と意識すべきでないデータの転送により不用な動作をす
ることがないなどの利点がある。
第１図、第２図及び第３図はそれぞれ本発明の一実施例
の構成図である。 １・・・処理部、 ２・・・メモリ、３・・・入出力装
置、８−
の構成図である。 １・・・処理部、 ２・・・メモリ、３・・・入出力装
置、８−
Claims (1)
- （１）入出力装置、メモリ、処理部などの間でデータバ
スを介してデータ転送中、ある特定のコードを検出した
時に該コードに対応した処理を行うデータ処理装置にお
いて、前記データバス上の転送データを取り込み、予め
定めた特定コードを検出したときに該コードに対応した
一致信号を発生する検出部と、特定入出力装置の入出力
動作時、あるいはメモリの特定番地に対する読み書き時
、あるいは処理部からの指示により前記検出部の機能を
有効とする演算処理部を有することを特徴とするデータ
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074372A JPS60218150A (ja) | 1984-04-13 | 1984-04-13 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074372A JPS60218150A (ja) | 1984-04-13 | 1984-04-13 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60218150A true JPS60218150A (ja) | 1985-10-31 |
Family
ID=13545267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074372A Pending JPS60218150A (ja) | 1984-04-13 | 1984-04-13 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60218150A (ja) |
-
1984
- 1984-04-13 JP JP59074372A patent/JPS60218150A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
| EP0155211B1 (en) | System for by-pass control in pipeline operation of computer | |
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| US4680730A (en) | Storage control apparatus | |
| JPS6259822B2 (ja) | ||
| JPH0332818B2 (ja) | ||
| US5440689A (en) | Interprocessor communication system for direct processor to processor communication between internal general purpose registers transparent to the execution of processors thereof | |
| US4410988A (en) | Out of cycle error correction apparatus | |
| JPS60218150A (ja) | デ−タ処理装置 | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| US6584514B1 (en) | Apparatus and method for address modification in a direct memory access controller | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| US6795911B1 (en) | Computing device having instructions which access either a permanently fixed default memory bank or a memory bank specified by an immediately preceding bank selection instruction | |
| JPS62252584A (ja) | デイスクユニツト制御装置 | |
| SU1176340A1 (ru) | Устройство дл ввода-вывода информации | |
| SU561966A1 (ru) | Вычислительна система дл обработки чисел и многомерных векторов | |
| SU922741A1 (ru) | Устройство дл программного управлени | |
| SU1267429A1 (ru) | Адаптивна система обработки данных | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPS6393045A (ja) | マイクロプログラム制御装置 | |
| JPS6145359A (ja) | 情報処理装置 | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPS6246353A (ja) | メモリ読出し方式 | |
| JPS6113345A (ja) | タグ付デ−タ処理装置 | |
| JPH03175538A (ja) | 二重化処理装置 |