JPS63234323A - パイプラインシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ識別信号を伴なうデータを処理するパイ
プラインシステムであって、データ処理モジュールと、
これらデータ処理モジュールを相互接続する通信手段と
、前記のデータ処理モジュールが接続されている制御接
続ラインを経てパイプラインシステムを制御する制御手
段と、この制御手段に接続され、パイプラインシステム
の構成および各データ処理モジュールによって導入され
る処理遅延に関する情報を記憶するメモリと、各データ
処理モジュールに対し設けられ、前記のデータ識別信号
を遅延させる遅延手段とを具えているパイプラインシス
テムに関するものである。

この種類のデータ処理用のパイプラインシステムは１９
８５年１２月１６〜２０日に米国フロリダで開催された
スーパーコンビニ−ティングシステムに関する第１回国
際会議の会報“プロシーデインダス・オプ・デ・アイ−
・イー・イー・イー（Ｐｒｏｃ、　ＩＢ８Ｅ）”の第４
７６〜４８４真に記載されており既知である。

この既知のパイプラインシステムは可調整のスイッチ素
子の回路網を介して相互接続されたモジュールを有して
いる。これらモジュール間の接続はこの回路網によって
変更せしめうる。これらモジュールおよびこの回路網は
制御バスを経てこれらに結合されたコンピュータにより
制御される。既知のようにパイプラインシステムにおけ
るモジュールは同時にデータを受け、これらデータを処
理し、これらデータを出力する。モジュールに供給され
るデータ識別信号はモジュールがコヒーレントデータの
群を認識しうるようにする。データとデータ識別信号と
は同期してパイプラインシステムの入力端に供給される
。モジュールがデータに関する処理動作を実行すると、
この処理動作にはある所定の時間を必要えする為、デー
タ識別信号がこの所定の時間に相当する時間だけ遅延さ
れない場合には、モジュールの出力端におけるデータは
最早やデータ識別信号と同期しなくなる。従って、現在
の技術状態ではパイプラインシステムにおける各モジュ
ールがデータ識別信号に対する遅延手段を有している。

スイッチ素子の回路網は前記のモジュール間の接続の任
意の組合せを行なうとともに所望の融通性をパイプライ
ンシステムに与えることができる。

しかし既知のパイプラインシステムでは上記の回路網を
介してモジュールを相互接続する通信ラインの本数が多
くなるという欠点がある。処理されたデータと遅延され
たデータ識別信号とは各モジュールから処理構成におけ
る次のモジュールに伝達される。

本発明の目的は、モジュール間の接続ライン数を少数と
した簡単なパイプラインシステムを提供せんとするにあ
る。

本発明は、データ識別信号を伴なうデータを処理するパ
イプラインシステムであって、データ処理モジュールと
、これらデータ処理モジュールを相互接続する通信手段
と、前記のデータ処理モジュールが接続されている制御
接続ラインを経てパイプラインシステムを制御する制御
手段と、この制御手段に接続され、パイプラインシステ
ムの構成および各データ処理モジュールによって導入さ
れる処理遅延に関する情報を記憶するメモリと、各デー
タ処理モジュールに対し設けられ、前記のデータ識別信
号を遅延させる遅延手段とを具えているパイプラインシ
ステムにおいて、前記のデータ識別信号を前記の遅延手
段に並列に供給する手段を設けたことを特徴とする。

データ識別信号をモジュールに並列に供給すると、これ
らデータ識別信号は各モジュールに存在する遅延手段に
より、これらデータ識別信号が関連するデータがそれぞ
れのモジュールに到達するまで遅延される。データ処理
モジュールが処理構成で直列に接続されている限り、個
々のモジュールに対しては、データ識別信号が受ける遅
延はデータが関連のモジュールに到達するまでにこのデ
ータが通った前のすべてのモジュールにおいてデータ処
理により導入された処理遅延の合計に等しくする０本発
明によるパイプラインシステムではデータ識別信号が各
モジュールから他のモジュールに伝達されない為、モジ
ュール間の多数の接続ラインが節約される。

本発明の他の目的は、融通性のあるパイプラインシステ
ムを提供せんとするにある。この目的を達成する本発明
によるパイプラインシステムにおいては、更に、前記の
遅延手段を前記の制御手段により調整しうるようにする
。

前記の制御手段が前記の遅延手段における累算的な遅延
を正しく調整しうるようにする為には、パイプラインシ
ステムの構成に関する情報と各モジュールの処理遅延と
に基づいて遅延手段における遅延を計算する。かかる本
発明によるパイプラインシステムの融通性は極めて高く
なる。その理由は、制御手段により行なうパイプライン
システムの再構成或いは拡張後は、各モジュールに対す
る遅延手段のみを新たに調整する必要があるだけ；　で
ある為である。

本発明によるパイプラインシステムの実施例においては
、前記の通信手段は前記のデータ処理モジュールが接続
されているバスを有するようにする。バスシステムは簡
単で廉価な通信手段である。

バスシステムによれば、パイプラインシステムの再構成
および拡張を行なう場合に、モジュールをデータ識別信
号に対する共通供給リード、制御手段に接続する為の共
通制御接続ラインおよびデータを送受する為の共通バス
に接続するだけで良いという点でパイプラインシステム
の融通性を増大せしめる。これによりアーキテクチャを
簡単にする。

図面についき本発明を説明する。

本発明による映像処理用のパイプラインシステムのうち
、第１図に入力モジュール１０と、データ処理モジュー
ル１１．１２および１３と、制御ＣＰＵ（中央処理装置
）１４と、システムメモリ１５とを示している。カメラ
２５の出力信号は入力モジュール１０によりデジタル映
像データを形成するように処理される。この入力モジュ
ール１０は映像データと同期してデータ識別信号を信号
バス２６に生ぜしめる。このデータ識別信号にはデータ
に関する情報が含まれており、この情報に応じて後に説
明するようにデータがデータ処理モジュールにより処理
される。各データ処理モジュールに対して遅延手段３１
．３２および３３は信号バス２６に接続されている。

これら遅延手段３１．３２および３３にはデータ識別信
号が並列に供給される。第１図に示す処理構造では、モ
ジュール１１はデータバス２１を経て入力モジュール１
０からデータを直接受ける。データ識別信号は遅延手段
３１により遅延されることなくデータ処理モジュール１
１に伝達される。モジュール１１が受けたデータの処理
にはある時間を必要とする。

従って、処理されたデータは入力およびデータ識別信号
に対する第１遅延時間後にモジュール１１から出力され
る。モジュール１２はモジュール１１から出力されるこ
の処理されたデータをデータバス２２を経て受ける。こ
れに関連する遅延手段３２は前記の第１遅延時間に等し
い遅延をデータ識別信号に与える。モジュール１２にお
けるデータ処理中もデータおよびデータ識別信号は同期
している。モジュール１２により処理されたデータはデ
ータバス２３を経てモジュール１３に到達する。データ
の流れはこれがモジュール１３に到達する際にはデータ
識別信号に比べて前記の第１および第２遅延時間の合計
だけ遅延されている。遅延手段３３は前記の第１および
第２遅延時間の合計に等しい遅延をデータ識別信号に与
える為、データの同期処理がモジュール１３で行なわれ
る。

データ処理モジュールおよび遅延手段は制御バス２４を
経て制１１１ｃＰＵ１４およびシステムメモリ１５に接
続されている。パイプラインシステムを再構成或いは拡
張する場合には、データ識別信号に対する遅延もパイプ
ラインシステムの構成に関スる情報および各モジュール
当りの処理遅延に基づいて調整する。

デジタル映像データはラスク走査方法により生ぜしめる
ものとする。このラスク走査方法は直列データを生ぜし
める。この直列データには映像を通る走査通路に応じた
順序で画素の情報が含まれている。従って、走査ライン
およびこれに含まれる画素は直列に配置されている。デ
ータ識別信号は例えば直列データ内の個々の走査ライン
を識別する。パイプラインシステムで実効される処理動
作により変換される入力映像を構成する場合、処理され
たデータを識別されたラインに変換することによりコー
レント出力映像が得られる。他のデータ識別信号は例え
ばデータがどの特別な動作が実行されているかを表わす
場合に入力映像の選択部分（窓）を指示する。或いはま
た、データ識別信号がサブサンプリングの為の画素或い
はラインを選択するか、どの走査ラインが入力画像の選
択部分内に位置しているかを表わすようにすることがで
きる。

第２および３図は映像データとこの映像データに関連す
るデータ識別信号との例を示す。

第２図は、各ラインが９個の画素を有している４本のラ
インより成る入力映像を示す。この映像は例えば上方か
ら下方に向は且つ左から右に向けてライン毎に走査する
ことにより直列データに変換する。画素中の数字は走査
順序を示す。映像ラインＬ１は画素Ｐ１〜Ｐ４を有し、
映像ラインＬ２は画素ＰＩＯ−Ｐ１Ｂを有し、映像ライ
ンＬ３は画素Ｐ１９〜Ｐ２７を有し、映像ラインＬ４は
画素Ｐ２８〜Ｐ３６を有する。窓Ｗは映像の一部の選択
を可能化する。この窓内では画素Ｐ４．Ｐ５．Ｐ６゜Ｐ
Ｉ３．　　ＰＩ４．　　ＰＩ３．　Ｐ２２．　　Ｐ２３
およびＰ２４が選択されている。直列映像データを第３
図に示す。

これらのデータには第２図における画素と同じ符号を付
しである。これらデータの順序は走査順序に一致し、画
素Ｐｉが走査された最初の画素であり、画素Ｐ３６が走
査された最終画素である。窓Ｗは直列表示では図示のよ
うに互いに分離されたデータブロックを有している。関
連するデータ識別信号も同じ時間軸上に示しである。こ
の映像の走査中は、データが１つの入力映像に関連して
いるということを表わしている信号ＰＶが存在する。

信号ＬＶはデータ中の個々の映像ラインを表わす。

データ識別信号Ｗｖは窓Ｗによって選択されたデータを
示す。映像処理システムは米国特許出願第８１９．５７
２号明細占（特開昭６１−１７０８７６号公報）に詳細
に説明されている。

【図面の簡単な説明】

第１図は、本発明によるパイプラインシステムとして構
成した映像処理システムを示すブロック線図、 第２図は、入力画像の画素を示す説明図、第３図は、映
像処理システムにおける関連のデータ識別信号の二側を
示す線図である。 １０・・・入力モジュール １１、１２．１３・・・データ処理モジュール１４・・
・制御ＣＰ　Ｕ　　　　　１５・・・システムメモリ２
５・・・カメラ ３１．３２．３３・・・遅延手段 特許出願人　　　エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン ＰＩ６．２ ＰＩ６．３

Claims (1)

1. 【特許請求の範囲】 １、データ識別信号を伴なうデータを処理するパイプラ
   インシステムであって、データ処理モジュールと、これ
   らデータ処理モジュールを相互接続する通信手段と、前
   記のデータ処理モジュールが接続されている制御接続ラ
   インを経てパイプラインシステムを制御する制御手段と
   、この制御手段に接続され、パイプラインシステムの構
   成および各データ処理モジュールによって導入される処
   理遅延に関する情報を記憶するメモリと、各データ処理
   モジュールに対し設けられ、前記のデータ識別信号を遅
   延させる遅延手段とを具えているパイプラインシステム
   において、前記のデータ識別信号を前記の遅延手段に並
   列に供給する手段を設けたことを特徴とするパイプライ
   ンシステム。 ２、請求項１に記載のパイプラインシステムにおいて、
   前記の遅延手段は前記の制御手段により調整しうるよう
   になっていることを特徴とするパイプラインシステム。 ３、請求項１または２に記載のパイプラインシステムに
   おいて、前記の通信手段は前記のデータ処理モジュール
   が接続されているバスを有することを特徴とするパイプ
   ラインシステム。 ４、請求項１〜３のいずれか一項に記載のパイプライン
   システムとして構成したことを特徴とする映像処理シス
   テム。 ５、データ識別信号に対する遅延手段を具え、請求項１
   〜４のいずれか一項に記載のパイプラインシステムに用
   いるのに適したモジュールにおいて、前記遅延手段が可
   調整となっていることを特徴とするモジュール。