JPH04271533A - 複数通信端末装置への送信におけるフレーム同期化方式 - Google Patents

複数通信端末装置への送信におけるフレーム同期化方式

Info

Publication number
JPH04271533A
JPH04271533A JP3031202A JP3120291A JPH04271533A JP H04271533 A JPH04271533 A JP H04271533A JP 3031202 A JP3031202 A JP 3031202A JP 3120291 A JP3120291 A JP 3120291A JP H04271533 A JPH04271533 A JP H04271533A
Authority
JP
Japan
Prior art keywords
data
communication terminal
transmission
section
side communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3031202A
Other languages
English (en)
Inventor
Katsumasa Kinoshita
木下 勝正
Tomohiko Awazu
粟津 知彦
Kiyoshi Sakai
潔 酒井
Takashi Ito
隆 伊藤
Kiichi Matsuda
松田 喜一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3031202A priority Critical patent/JPH04271533A/ja
Publication of JPH04271533A publication Critical patent/JPH04271533A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複数通信端末装置への送
信における送信フレーム同期化方式に関する。近年,テ
レビ会議等の画像通信システムを初めとする各種通信シ
ステムは,多地点化,大規模化の傾向にある。このよう
な通信システムでは,1つの画像等のデータを多地点に
ある各通信端末装置に分配する必要がある。ところが,
このようなデータを分配する機能を実行する装置は,元
来ハードウェアの規模が大きく多地点化に伴ってさらに
増大してしまうので,その改善が望まれている。
【0002】
【従来の技術】図4は多地点の通信端末装置へ画像等の
データを分配する従来例の送信側通信端末装置のブロッ
ク構成図,図5は従来の多重化部の構成図,図6は従来
例の動作説明図,図7はデータのフレーム構成例である
【0003】図4において,40は入力部,41は制御
部,42はバッファメモリ(BMで表示),43は多重
化部1〜多重化部4である。この例は,当該送信側通信
端末置の入力部40から発生する複数のデータDATA
1,DATA2,DATA3(この各データは,例えば
画像,音声,制御信号に対応する)を,多地点,即ちW
地点,X地点,Y地点,Z地点の4地点へ送信する場合
の構成である。
【0004】この送信側通信端末装置は,入力部40か
らの各データDATA1,DATA2,DATA3をそ
れぞれ地点別に設けられた多重化部43の前段に設けた
各BM42に個別に格納し,各多重化部43においてB
M42から各データを取り出し多重化して同じ伝送速度
で各地点の受信側通信端末装置に送信される。制御部4
1は各部の制御を行う。
【0005】図4の従来の多重化部43の内部構成を図
5に示す。図5において,430はクロック(CLOC
K)を計数するカウンタ,431は複数の入力の中から
カウンタの出力に対応した入力を選択して出力するセレ
クタ,432はフレームパルス(Fで表示)を生成する
フレームパルス生成部である。
【0006】この多重化部では,各BM(図4の42)
から出力されるデータ及びフレームパルス生成部432
からの出力が,カウンタ430のカウント動作に応じて
順次選択されて多重化が行われ,出力(DATAで表示
)は直列信号となって得られる。カウンタ430に供給
されるクロック(CLOCK)は,地点毎に対応する伝
送路から取り入れられる。
【0007】図4,図5の動作を図6に示す従来例の動
作説明図を用いて説明する。図6の入力部40に,DA
TA1,DATA2,DATA3としてそれぞれ順番に
D1の系列,D2の系列,D3の系列の各データ(1ビ
ットでもよい)が入力される。なお,D1は入力源は同
じであるが,各D1の内容は異なる,D2,D3につい
ても同様である。各データは並列に出力されて,各多重
化部43の入力側に設けられたBM42に入力する。各
多重化部43は,それぞれの伝送路からのクロックをカ
ウンタ430により計数してその計数値により,セレク
タ431を駆動して多重化を行う。
【0008】このカウンタ430は,送信側通信端末装
置の電源立ち上げ時に,各多重化部毎にカウンタ動作開
始までの時間が若干ずつ異なるため,その後のカウンタ
430の値に相互にずれが生じる。従って,各送信側通
信端末装置の各多重化部43と受信側通信端末装置の間
の伝送路毎に送信フレームタイミングが異なっている。 このため,各多重化部43では,それぞれ対応する伝送
路のクロックを取り入れ,開始時が異なるタイミングに
より独自にフレームを生成し始める。
【0009】こうして,動作を開始した後の各多重化部
の状態の例が図6に示されている。この例の場合,多重
化部1は,時刻t0 ,t1 ,t2 ,t3 ,t4
 ・・の各時刻にD3,D2,D1,F,D3・・の各
データ(D)及びフレームパルス(F)を送信するのに
対し,多重化部2はD2,D1,F,D3,D2・・と
送信し,以下多重化部3,多重化4でもそれぞれの時刻
に図のように異なるデータを発生している。一般的に,
送信側通信端末装置と受信側通信端末装置との間では,
ビットの位置によりそのビットの表す意味が決められて
いる。
【0010】図7にこのフレーム信号の構成例を示す。 この例では,80バイトで1つのフレームが構成され,
各バイト(8ビットで構成)の中の第1ビット,第2ビ
ットが音声データ,第3ビット乃至第7ビットが映像デ
ータ,第8ビットは何番目のバイトであるかにより異な
り,フレームパルスを表す場合,制御データを表す場合
がある。これを多重化する場合,第1バイトの第1ビッ
トから第8ビットを送信し,次に第2バイトの第1ビッ
トから第8ビットを,以下順番に各バイトが送信される
【0011】このように,各ビットの位置により意味が
決められているので,各データは自らが入るべきビット
位置になるまで多重化部の前で時間を調節しなくてはな
らない。そのため,あるデータがフレーム中の所定の位
置に入るように,データが多重化部43へ入るタイミン
グと多重化部が多重化をするタイミング(即ち,伝送路
へ送信するフレームレベルのタイミング)との入出力位
相差を吸収するためのバッファメモリ(BM)42が必
要となっている。
【0012】
【発明が解決しようとする課題】上記従来の構成では,
各データを多重化部43の前で受信側通信端末装置の分
だけ分岐していたので,多重化部とバッファメモリが次
の個数だけ必要であった。
【0013】多重化部の数=受信側通信端末装置数バッ
ファメモリの数=受信側通信端末装置数×送信するデー
タ種類数 このように従来の構成では,ハードウェアの規模が大と
なり,またバッファメモリは分配する地点数分だけ必要
であるから地点数の増加に伴いハードウェア規模及びコ
ストが増大するという問題があった。
【0014】本発明は複数の通信端末装置へ同一データ
を送信する送信側通信端末装置のハードウェアの規模を
小さくすることができる複数通信端末装置への送信にお
けるフレーム同期化方式を提供することを目的とする。
【0015】
【課題を解決するための手段】図1は本発明の基本構成
図である。図1において,1は送信側通信端末装置,2
はバッファメモリ(BM)部,3は多重化部,4は伝送
路,5は複数個(N個)の受信側通信端末装置である。
【0016】本発明は送信側通信端末装置において送信
フレームを作成する処理を受信側通信端末装置の数に対
応して個々に行うのではなく,共通化するものであり,
複数種のデータを多重化する多重化部は,同時受信する
複数の受信側の通信端末装置に接続された複数の伝送路
の1つから取り出したクロックにより多重化動作を行い
,その出力を同時に複数の伝送路に分配して送信するも
のである。
【0017】
【作用】送信側通信端末装置1は,データ1〜データn
の各種のデータが入力すると,それぞれのデータに対応
して設けられたBM部2に格納する。BM部2に格納さ
れたデータは多重化部3の多重化動作により時分割多重
化される。この時多重化部3は,N個の受信側通信端末
装置5と接続する各伝送路4の中から一つを選択してそ
の伝送路で使用するクロックを取り出して,クロック源
として入力する。
【0018】このクロックにより各BM部2のデータが
多重化部3により多重化されると,その多重化信号は並
行(同時)に複数の伝送路4に送信される。こうして,
複数の伝送路4上の信号は互いにフレーム同期が保たれ
て複数の受信側通信端末装置5で受信される。このよう
にして,多重化部とバッファメモリの数を削減すること
ができる。
【0019】
【実施例】図2は実施例の構成図,図3は多重化部の動
作説明図である。図2において,20〜23は送信側通
信端末装置を構成し,20は音声,映像データ,制御デ
ータの各入力が供給される入力部,21は各入力データ
を格納するバッファメモリ(BM),22は各部の制御
を行う制御部,23は多重化部である。また,24は伝
送路,25は各地点に設けられた受信側通信端末装置で
ある。
【0020】この図2の実施例の通信端末装置は,音声
データ,映像データ,制御データ等を送受信する機能を
持つ。図3に示す多重化部の動作説明を参照しながら図
2の動作を説明する。
【0021】まず,多重化部23は,任意の伝送路24
のクロック(CLOCK)を取り入れカウンタ230に
入力する。カウンタ230の出力はセレクタ231に出
力さされる。送信側通信端末装置と受信側通信端末装置
との間ではビットの位置によりそのビットの表す意味が
決められている。このため,セレクタ231によってト
ランスペアレントデータ(ユーザが自由に使用するデー
タ)の位置とフレームビットの位置が定められ,フレー
ムビットの位置にはフレームパルス生成部232からの
フレームパルスを挿入する。
【0022】一方多重化部23の前段では,入力部20
からの音声データ,映像データ,制御データの各データ
を受信側通信端末装置の数だけ分岐せずそのまま共通の
バッファメモリ21に格納し,多重化部23ではフレー
ムのトランスペアレントデータを入れるビット位置に,
対応する各データを順次当てはめる。即ち,図3におい
て,音声データ(Aで示す)は音声データが入るべきビ
ット位置(t2 またはt6 )に,映像データ(Vで
示す)は映像データが入るべきビット位置(t1 また
はt5 )に挿入されるようにバッファメモリ21で調
整される。音声データがバッファメモリ21の前までき
たとき,セレクタが時刻t3 の位置であるなら,音声
データ(A)は,時刻t6 になるまで待たなければな
らない。
【0023】その後,受信側通信端末装置25の数だけ
分岐され各伝送路へデータが渡される。
【0024】
【発明の効果】本発明によれば複数の通信端末装置へ同
一データを送信する送信側通信端末装置のハードウェア
の規模を従来の方式より大幅に縮小することができる。 また,同一データを受信する受信側通信端末装置が増加
しても,送信側通信端末装置のハードウェアの規模の増
加の度合いを従来の方式より小さくすることができる。
【図面の簡単な説明】
【図1】本発明の基本構成図である。
【図2】実施例の構成図である。
【図3】多重化部の動作説明図である。
【図4】多地点の通信端末装置へ画像等のデータを分配
する従来例の送信側通信端末装置のブロック構成図であ
る。
【図5】従来の多重化部の構成図である。
【図6】従来例の動作説明図である。
【図7】フレーム信号の構成例である。
【符号の説明】
1      送信側通信端末装置 2      バッファメモリ(BM)部3     
 多重化部 4      伝送路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  複数種のデータの多重化信号の伝送路
    を介する複数通信端末装置への送信におけるフレーム同
    期化方式であって,送信側通信端末装置は,複数の入力
    データを格納する複数のバッファ部と,該バッファ部の
    データを入力とし,受信側の複数通信端末装置に接続す
    る複数の伝送路の中の1つから抽出したクロックにより
    多重化を行う多重化部とを備え,該多重化部の出力デー
    タを前記各伝送路に並列に送信することを特徴とする複
    数通信端末装置への送信における送信フレーム同期化方
    式。
JP3031202A 1991-02-27 1991-02-27 複数通信端末装置への送信におけるフレーム同期化方式 Withdrawn JPH04271533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3031202A JPH04271533A (ja) 1991-02-27 1991-02-27 複数通信端末装置への送信におけるフレーム同期化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3031202A JPH04271533A (ja) 1991-02-27 1991-02-27 複数通信端末装置への送信におけるフレーム同期化方式

Publications (1)

Publication Number Publication Date
JPH04271533A true JPH04271533A (ja) 1992-09-28

Family

ID=12324833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3031202A Withdrawn JPH04271533A (ja) 1991-02-27 1991-02-27 複数通信端末装置への送信におけるフレーム同期化方式

Country Status (1)

Country Link
JP (1) JPH04271533A (ja)

Similar Documents

Publication Publication Date Title
US4815110A (en) Method and a system for synchronizing clocks in a bus type local network
US5058133A (en) Method and apparatus for digital communication
US6064670A (en) Matrix for switching between two multiplex groups
US5442636A (en) Circuit and method for alignment of digital information packets
JPS63234323A (ja) パイプラインシステム
US4933955A (en) Timing generator
JPH04271533A (ja) 複数通信端末装置への送信におけるフレーム同期化方式
JPH0315868B2 (ja)
JP3158758B2 (ja) 端末アダプタ装置とデータ伝送方法
KR100242304B1 (ko) 종합정보통신망의 데이타 전송장치 및 방법
JP3036856B2 (ja) 回線アダプタ装置
KR950006602B1 (ko) 동기식 에드-드롭 전송장치
JPS6125340A (ja) 速度変換回路
JPH0993267A (ja) セル多重化回路及び多重化方法
KR0155718B1 (ko) 동기 데이타 발생장치
JPH06334643A (ja) データ送信装置
JP2511551B2 (ja) 共通バス制御方式
JPH0622287A (ja) 映像信号多重伝送装置
JPH03101337A (ja) 時分割多重伝送方式
JPH04373227A (ja) 時分割多重化装置
JPH0591080A (ja) 通信制御装置
JPH04302551A (ja) 多重化装置
JPH0282851A (ja) シリアル回線インタフェースにおけるループバック方式
JPH0388448A (ja) 共通バス制御方式
JPH0993214A (ja) 多チャネルデコーダデータの多重同期処理方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514