FI66995C - Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem - Google Patents
Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem Download PDFInfo
- Publication number
- FI66995C FI66995C FI801897A FI801897A FI66995C FI 66995 C FI66995 C FI 66995C FI 801897 A FI801897 A FI 801897A FI 801897 A FI801897 A FI 801897A FI 66995 C FI66995 C FI 66995C
- Authority
- FI
- Finland
- Prior art keywords
- central processing
- data
- processors
- processing units
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Description
ΓβΙ m,*tUULUTUSJULKAISU , , Q Q
year· W ^utlAggnincssmuft 6 6 995 (51) Kv.Hu/tot-CI.3 G 06 F 15/16 SUOMI—FINLAND (it) Ntwmwwuwwi—η>μομ8Μβ| 8oi897 (P) Hilmnhptlvl —AmfllmtnT»d»| 12.06.80 (21) AMwHM-GWmfcmdn 12.06.80 (41) TvNm |(rfltlnial-mvk oftatHg 13.12.81
Pstantti* is rsklrtecfhsflteis ma .«.«..« »_ > >«-««-*- hUM-od. rnUMr^ 31.08.84
(32)(33)(31) «awllww BfN prtortMC
(71) Elevator GmbH, Rathausstrasse 1, CH-63^0 Baar, Sveitsi-Schweiz(CH) (72) Paavo Sääksjärvi, Kirkkonummi, Suomi-Finland(FI) (7*0 Oy Heinänen Ab (5*0 Menetelmä ja laitteisto tiedon siirtämiseksi prosessorien välillä moniprosessorijärjestelmässä - Förfarande och anordning för att överföra data mellanprocessorer i ett f 1erprocessorsystem Tämän keksinnön kohteena on menetelmä tiedon siirtämiseksi keskusyksiköiden tai prosessorien välillä moniprosessorijärjestelmässä, johon järjestelmään kuuluu yksi tai useampi keskusyksikkö muis-tei neen.
Moniprosessorijärjestelmissä on prosessorien välisen tiedon siirtämiseksi käytetty tavallisimmin kahta eri tekniikkaa: toisesta käytetään nimitystä I/O-tekniikka ja toisesta DMA-tekniikka . Perinteisessä I/O-tekniikassa (Input/Output-tekniikka) lukee prosessori toisen prosessorin lähettämät tiedot sana tai tavu kerrallaan ja tallettaa ne muistiinsa tai lukee sanan tai tavun kerrallaan muististaan ja kirjoittaa ne toiselle prosessorille näiden välisen tiedonsiirtokanavan kautta. Lisäksi mikäli tiedonsiirto on nopeata, täytyy kirjoittavan prosessorin varmistua siitä, että lukeva prosessori on ehtinyt lukea edellisen tiedon ennen seuraavan kirjoitusta. Tämä tapa hoitaa tiedonsiirto on melko hidas johtuen siitä, että prosessorien täytyy tehdä useita eri operaatioita yhden sanan 2 66995 tai tavun siirtämiseksi toiselle. Lisäksi I/O-tekniikan käyttö hidastaa prosessorien muun ohjelman suoritusta, koska em. operaatioiden ajaksi on muun ohjelman suoritus keskeytettävä, mikä lisäksi aiheuttaa ylimääräisiä prosessorin tilan talletuksia ja palautuksia. I/O - tekniikka on käyttökelpoinen vain joko hitaissa tai määrältään rajoitetuissa tiedonsiirtotapahtumissa.
Toinen tapa hoitaa tiedonsiirto prosessorien välillä on DMA-tek-niikka (direct memory access), jossa tietoa siirretään prosessorin muistista tai muistiin itse prosessorin osallistumatta varsinaiseen siirtotapahtumaan lainkaan. Useimmiten tämä on toteutettu siten, että siirtoon osallistuvat prosessorit pysäytetään siirto-tapahtuman ajaksi. Tällä tavalla vältetään I/O-tekniikassa esiintyvät ylimääräiset talletus- ja palautusoperaatiot ja lisäksi siirto voi olla nopeata, koska sen voi tehdä juuri tätä tarkoitusta varten tehty logiikka. Toisin sanoen logiikka ei esimerkiksi lue ja talleta, vaan tallettaa suoraan tulevan tiedon muistiin. Tämä tapa vaatii kuitenkin melko monimutkaisen logiikan, jonka vuoksi tämä tekniikka on kallis. Lisäksi, mikäli tiedonsiirron tarve on suuri, alkaa logiikka hidastaa prosessorin toimintaa, koska pysäytysajat pitenevät tai toistuvat useammin. Samoin tapahtuu silloin, kun samaan muistiin kirjoittavia tai siitä lukevia prosessoreita on useita, koska siirto tällä tavalla on yleensä mahdollista vain kahden prosessorin välillä samanaikaisesti. DMA-tekniikai la on myös toteutettu rakenteita, joissa prosessorien välinen tiedonsiirto tapahtuu yhteisen muistin kautta. Tällöin järjestelmässä on muisti, johon kaikki prosessorit voivat kirjoittaa ja jota ne voivat lukea, mutta tätä muistia ei voi käyttää kuin yksi prosessori kerrallaan, jolloin prosessorin tai ainakin DMA - tekniikan on odotettava toisen tai toiston logiikkojen tai prosessorien siirron loppumista. Tällä tavalla voidaan vähentää osa DMA:n aiheuttamista pysäytyksistä useamman kuin kahden prosessorin DMA-liitynnässä, mutta varsinaista siirtotapahtumaa voidaan joutua odottamaan. Muita DMA-tekniikan epäkohtia ovat leveä väylä ja nopeat tiedonsiirron signaalit, jotka aiheuttavat huonon häiriönsie toisuuden. DMA-tekniikka on käyttökelpoinen silloin, kun tiedonsiirtonopeuden tarve on suuri ja samanaikaista siirtoa tarvitsevia laitteita ei ole monta.
Tämän keksinnön mukaisella menetelmällä ja laitteistolla on tarkoitus poistaa edellä mainitut epäkohdat sekä aikaansaada luotettava ja taloudellinen tiedonsiirtojärjestelmä moniprosessorijärjestelmässä.
3 66995
Keksinnön mukaiselle menetelmälle on tunnusomaista se, että keskusyksiköiden välillä siirrettävät tiedot erotetaan niiden sisäisestä väylästä yhteismuisteilla ja että tiedonvälityksen yhteis-muistien välillä suorittaa erillinen kopiointilaite, joka kopioi kunkin keskusyksikön kirjoituslohkon kaikille muille vastaavaan lohkoon samanaikaisesti. Etuna on tällöin se, että tiedot siirtyvät keskusyksiköiden muistien välillä kuormittamatta keskusyksiköltä lainkaan. Yhteismuisteihin kytkettyjen keskusyksiköiden suorittamien tiedonkäsittelyprosessien synkronointi helpottuu, koska kopiointi laite päivittää kaikissa yhteismuisteissa olevat tiedot samanaikaisesti.
Keksinnön eräälle edulliselle sovellutusmuodolle on tunnusomaista se, että kopiointilaite suorittaa tiedonvälitystä keskeytyksettä järjestelmän ollessa toiminnassa.
Keksinnön eräälle edulliselle sovellutusmuodolle on tunnusomaista se, että tietojen päivitys yhteismuistien välillä suoritetaan täysin keskusyksiköltä kuormittamatta. Etuna tällöin on se, että yhdellä keskusyksiköllä voi olla useita yhteismuistiväyliä, eivätkä ne kuormita sitä.
Vielä keksinnön eräälle edulliselle sovellutusmuodolle on tunnusomaista se, että tiedonsiirto yhteismuistien välillä suoritetaan sarjamuodossa l...n bittiä rinnakkain.
Vielä keksinnön eräälle edulliselle sovellutusmuodolle on tunnusomaista se, että tietojen osoitus kopiointitapahtumassa suoritetaan yhteismuistien välillä erillisillä osoitelaskurei1la, jotka kopiointi1 aite synkronoi. Yhteisenä etuna näillä kahdella sovellutusmuodolle on se, että yhteismuistiväylä voidaan pitää kapeana, koska siinä ei tarvitse siirtää osoitetietoa. Lisäksi väylän kapeudesta ja sen sallitusta hitaudesta johtuen voidaan väylän valmistuskustannuksia pudottaa ja siihen liitettävät keskusyksiköt voidaan eristää galvaanisesti varsin helposti, mikä toimenpide myös alentaa valmistuskustannuksia.
Keksintö kohdistuu myös laitteistoon edellä mainitun menetelmän toteuttamiseksi. Laitteistoon kuuluu yksi tai useampi keskusyk- 4 66995 sikkö muisteineen. Laitteistolle on tunnusomaista se, että yhteis-muistiväylään on kytketty kopiointi laite sekä kutakin keskusyksikköä varten yhteismuisti, joka on paikallisväylällä yhdistetty edelleen keskusyksikköön. Etuna on tällöin se, ettei yhteismuistiväylä kuormita siihen liitettäviä keskusyksiköltä. Lisäksi etuna on se, että keskusyksiköt voivat suorittaa normaalit luku- ja kirjoitus-operaatiot yhteismuistei1la. Lisäksi etuna on laitteiston halpuus.
Seuraavassa selostetaan keksintöä yksityiskohtaisemmin erään esimerkin avulla viittaamalla oheisiin piirustuksiin, joissa
Kuvio 1 esittää keksinnön periaatetta lohkokaaviona,
Kuvio 2 esittää yhteismuistin rakennetta oheis kytkentöineen lohko-kaaviona ja
Kuvio 3 esittää muistien kopiointi tapahtumaa.
Selvyyden vuoksi on keksintöä selostettaessa pitäydytty puhumaan vain keskusyksiköiden välisestä tiedonsiirrosta. Kuitenkin kaikkea tässä selostettua voidaan soveltaa myös esimerkiksi keskusyksiköiden sisäisten prosessorien väliseen tiedonsiirtoon mitään oleellisesti muuttamatta. Niinpä puhuttaessa keskusyksiköstä voi tämän sanan tilalla ajatella olevan myös prosessori tämän keksinnön mukaisessa menetelmässä. Keksinnön mukaisessa menetelmässä käytetään erittäin yksinkertaista prosessoria, jota seuraavassa nimitetään kopioi nti laitteeksi (1), joka siirtää tiedot yhteismuistien (2) välillä. Tiedonsiirto tapahtuu yhteismuistiväylää (5) pitkin. Liityntä yhteismuistiväyläItä (5) keskusyksiköille (31 on tehty jokaisen keskusyksikön oman nk. yhteismuistin (2) ja paikallisväylän (61 välityksellä. Yhteismuistiväylää (51 ajetaan niin hitaalla taajuudella ja synkronoituna keskusyksiköihin (3) nähden, että keskusyksikön (31 yhteismuistin (2) käyttö ei vaikuta yhteis-muistiväylän (51 toimintaan. Toinen, hieman kalliimpi tapa saada keskueyksikön (31 yhteismuistin (21 käyttö sellaiseksi, ettei se vaikuta yhteismuistiväyIän (51 toimintaan on yhteismuistiväyIän (51 toiminnan lomittaminen keskusyksiköiden (31 sisäisen väylän ajoitukseen nähden siten, että yhteismuistiväylä (51 käyttää yhteis-muisteja (21 niinä aikaväleinä, jolloin keskusyksiköt (31 eivät voi olla aktiivisia yhteismuisteihin (21 päin. Yhteismuistit on lisäksi jaettu useisiin lohkoihin (A,B,C,..,N1. Kopioi nti laite 5 66995 (1) kopioi kunkin keskusyksikön (3) kirjoitusmuistin, joka kuviossa 3 on esitetty viivoitettuna lohkona, kaikille muille vastaavaan lohkoon samanaikaisesti.
Yhteismuistiväylän (5) kopioi ntilaite (1) on kellogeneraattori, joka on tahdistettu yhteismuistiväylään (5) liitettävien keskusyksiköiden (3) kanssa siten, että löytyy aikavälejä, jolloin minkään keskusyksikön (3) osoiteväyIässä (18) ei tapahdu muutoksia ja joina aikaväleinä voidaan suorittaa yhteismuistiväyIän (5) osoitteen muutokset. Keskusyksikkö osoittaa yhteismuistia osoiteväy-lällä (18). Kopiointi laite (1) generoi yhteismuistiväylään (5) ainakin seuraavanlaiset signaalit: kellopulssin (7), jolla kaikkien yhteismuistien (2) osoitelaskurit (10) askeltavat ja synkronoi nti-pulssin (8), jonka avulla tarkistetaan kaikki osoitelaskutit (10) ainakin kerran joka kopiointikierroksella.
Yhteismuistikäytön toiminnan perusteena on se, että joko kopiointi yhteismuistiväylä1la (5) tapahtuu niin hitaasti, että keskusyksikkö (3) voi kesken kopiointi tapahtuman lukea tai kirjoittaa yhteis-muistiin (2) sen vaikuttamatta yhteismuistiväylän (5) toimintaan eli keskusyksikkö (3) "varastaa" aikaa yhteismuisti1 ta (2) tai toiminta on lomitettu, kuten on jo aikaisemmin selostettu. Osoite-laskurin (10) tehtävänä on toimia kopiointi laitteelta (1) tulevan kellopulssin (7) tahdissa ja laskea osoitetta RAM-tyyppise 11 e muistille (12). Tahdistus suoritetaan synkronointisignaa1i11 a (Θ). Yksikköä (11) voidaan kutsua luku/kirjoitusvalintayksiköksi . Tämä on logiikkayksikkö, joka suorittaa edellä mainittujen 1uku/kirjoitus-lohkojen valinnan sekä niiden ajoituksen. Lähtevän datan pitoyksikkö (13) huolehtii siitä, että data väylällä (5) pysyy muuttumattomana, mikäli keskusyksikkö (3) haluaa käyttää RAM-muistia (12) kesken väylälle (5) kirjoituksen.Voidaan myös ajatella, että kytkentään lisättäisiin tulevan datan pitoyksikkö (15). RAM-muistissa on portit sekä keskusyksikön (3) väylälle (6) että yhteismuis tiväylä1le (5) päin. Väyläpuskurit (14) ovat piirejä, jotka sovittavat RAM-muistin (12) yhteismuistiväylään (5) sähköisesti yhteensopivaksi.
Alan ammättimiehe 1 le on selvää, että keksintö ei rajoitu yksinomaan edellä esitettyyn esimerkkiin vaan sen sovellutusmuodot voivat vaihdella jäljempänä esitettävien patenttivaatimusten puitteissa.
Claims (5)
1. Menetelmä tiedon siirtämiseksi keskusyksiköiden tai prosessorien välillä moniprosessorijärjestelmässä, johon järjestelmään kuuluu yksi tai useampi keskusyksikkö (3) muisteineen (4), tunnettu siitä, että keskusyksiköiden (3) tai prosessorien välillä siirrettävät tiedot erotetaan niiden sisäisestä väylästä (6) yhteismuistei11a (2) ja että tiedonvälityksen yhteismuistien (2) välillä suorittaa erillinen kopiointilaite (1), joka kopioi kunkin keskusyksikön (3) tai prosessorin kirjoituslohkon kaikille muille vastaavaan lohkoon samanaikaisesti.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että kopiointilaite (1) suorittaa tiedonvälitystä keskeytyksettä järjestelmän ollessa toiminnassa.
3. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että tietojen päivitys yhteismuistien (2) välillä suoritetaan täysin keskusyksiköitä (3) tai prosessoreita kuormittamatta.
4. Patenttivaatimusten 1, 2 tai 3 mukainen menetelmä, tunnet-t u siitä, että tiedonsiirto yhteismuistien (2) välillä suoritetaan sarjamuodossa l...n bittiä rinnakkain.
5. Patenttivaatimusten 1-4 mukainen menetelmä, tunnettu siitä, että tietojen osoitus kopiointi tapahtumassa suoritetaan yhteismuistien (2) välillä erillisillä osoitelaskurei11a (10), jotka kopiointilaite (1) synkronoi. 1 Laitteisto patenttivaatimuksen 1 mukaisen menetelmän toteuttamiseksi, johon laitteistoon kuuluu yksi tai useampi keskusyksikkö (3) muisteineen (4), tunnettu siitä, että yhteismuistiväy-lään (5) on kytketty kopiointilaite (1) sekä kutakin keskusyksik- » köä (3) tai prosessoria varten yhteismuisti (2), joka on paikallisväylällä (6) yhdistetty edelleen keskusyksikköön (3) tai prosessoriin.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI801897A FI66995C (fi) | 1980-06-12 | 1980-06-12 | Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem |
| GB8117915A GB2078407B (en) | 1980-06-12 | 1981-06-11 | Procedure and apparatus for interprocessor data transfer in a multiprocessor system |
| FR8111671A FR2484669B1 (fr) | 1980-06-12 | 1981-06-12 | Procede et appareil pour le transfert de donnees entre microprocesseurs dans un systeme multiprocesseur |
| BE0/205088A BE889211A (fr) | 1980-06-12 | 1981-06-12 | Procede et appareil de transfert de donnees entre les processeurs d'un systeme a processeurs multiples |
| DE19813123382 DE3123382C2 (de) | 1980-06-12 | 1981-06-12 | Verfahren und Einrichtung zum Übertragen von Daten in einem Mehrprozessorsystem |
| HK5890A HK5890A (en) | 1980-06-12 | 1990-01-25 | Procedure and apparatus for inter processor data transfer in a multiprocessor system |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI801897 | 1980-06-12 | ||
| FI801897A FI66995C (fi) | 1980-06-12 | 1980-06-12 | Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI801897A FI801897A (fi) | 1981-12-13 |
| FI66995B FI66995B (fi) | 1984-08-31 |
| FI66995C true FI66995C (fi) | 1984-12-10 |
Family
ID=8513563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI801897A FI66995C (fi) | 1980-06-12 | 1980-06-12 | Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem |
Country Status (6)
| Country | Link |
|---|---|
| BE (1) | BE889211A (fi) |
| DE (1) | DE3123382C2 (fi) |
| FI (1) | FI66995C (fi) |
| FR (1) | FR2484669B1 (fi) |
| GB (1) | GB2078407B (fi) |
| HK (1) | HK5890A (fi) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0076494B1 (en) * | 1981-10-07 | 1988-08-24 | Hitachi, Ltd. | Data transmission bus system for a plurality of processors |
| FR2549621B1 (fr) * | 1983-07-19 | 1988-09-16 | Telecommunications Sa | Systeme multiprocesseur pour communication des processeurs entre eux |
| GB2175421B (en) * | 1985-05-13 | 1989-11-29 | Singer Link Miles Ltd | Computing system |
| GB2203571B (en) * | 1986-11-08 | 1990-07-25 | Trident Trade And Management S | Data bank update system |
| DE3714429A1 (de) * | 1987-04-30 | 1988-11-17 | Bergwerksverband Gmbh | Multimikrocomputersystem fuer steueranlagen |
| GB2348974B (en) * | 1999-04-09 | 2004-05-12 | Pixelfusion Ltd | Parallel data processing systems |
| US8171263B2 (en) | 1999-04-09 | 2012-05-01 | Rambus Inc. | Data processing apparatus comprising an array controller for separating an instruction stream processing instructions and data transfer instructions |
| US7526630B2 (en) | 1999-04-09 | 2009-04-28 | Clearspeed Technology, Plc | Parallel data processing apparatus |
| WO2000062182A2 (en) | 1999-04-09 | 2000-10-19 | Clearspeed Technology Limited | Parallel data processing apparatus |
| US7627736B2 (en) | 1999-04-09 | 2009-12-01 | Clearspeed Technology Plc | Thread manager to control an array of processing elements |
| US7966475B2 (en) | 1999-04-09 | 2011-06-21 | Rambus Inc. | Parallel data processing apparatus |
| US7506136B2 (en) | 1999-04-09 | 2009-03-17 | Clearspeed Technology Plc | Parallel data processing apparatus |
| US8174530B2 (en) | 1999-04-09 | 2012-05-08 | Rambus Inc. | Parallel date processing apparatus |
| US8169440B2 (en) | 1999-04-09 | 2012-05-01 | Rambus Inc. | Parallel data processing apparatus |
| US8762691B2 (en) | 1999-04-09 | 2014-06-24 | Rambus Inc. | Memory access consolidation for SIMD processing elements using transaction identifiers |
| US7802079B2 (en) | 1999-04-09 | 2010-09-21 | Clearspeed Technology Limited | Parallel data processing apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
| DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
| DE2641741C2 (de) * | 1976-09-16 | 1986-01-16 | Siemens AG, 1000 Berlin und 8000 München | Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner |
-
1980
- 1980-06-12 FI FI801897A patent/FI66995C/fi not_active IP Right Cessation
-
1981
- 1981-06-11 GB GB8117915A patent/GB2078407B/en not_active Expired
- 1981-06-12 DE DE19813123382 patent/DE3123382C2/de not_active Expired - Fee Related
- 1981-06-12 FR FR8111671A patent/FR2484669B1/fr not_active Expired
- 1981-06-12 BE BE0/205088A patent/BE889211A/fr not_active IP Right Cessation
-
1990
- 1990-01-25 HK HK5890A patent/HK5890A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FI66995B (fi) | 1984-08-31 |
| GB2078407A (en) | 1982-01-06 |
| BE889211A (fr) | 1981-10-01 |
| GB2078407B (en) | 1984-11-14 |
| DE3123382C2 (de) | 1995-04-06 |
| FR2484669A1 (fr) | 1981-12-18 |
| HK5890A (en) | 1990-02-02 |
| FI801897A (fi) | 1981-12-13 |
| DE3123382A1 (de) | 1982-08-19 |
| FR2484669B1 (fr) | 1988-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI66995C (fi) | Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem | |
| US4975833A (en) | Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals | |
| RU2454710C2 (ru) | Коммуникационный модуль | |
| US5222229A (en) | Multiprocessor system having synchronization control mechanism | |
| US4965793A (en) | Method and apparatus for interfacing a system control unit for a multi-processor | |
| US4562539A (en) | Data processing system | |
| EP0510821A1 (en) | Multiprocessor cache system | |
| KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
| CN100583819C (zh) | 用于分组交换控制的集成电路和方法 | |
| US6055597A (en) | Bi-directional synchronizing buffer system | |
| CN110119304B (zh) | 一种中断处理方法、装置及服务器 | |
| US4691280A (en) | High performance multi-processor system | |
| US6859844B2 (en) | Electro-optically connected multiprocessor configuration including a ring structured shift-register | |
| US6473821B1 (en) | Multiple processor interface, synchronization, and arbitration scheme using time multiplexed shared memory for real time systems | |
| US6029253A (en) | Method for synchronizing data with a bi-directional buffer | |
| JPH0232656B2 (fi) | ||
| JP2003271574A (ja) | 共有メモリ型マルチプロセッサシステムにおけるデータ通信方法 | |
| US4539636A (en) | Apparatus for inter-processor data transfer in a multi-processor system | |
| KR100642158B1 (ko) | 슬레이브 그룹 인터페이스 장치와, 슬레이브 그룹 인터페이스 장치를 통해 버스와 주변 장치를 인터페이스하는 방법 및 시스템 | |
| JPH0863440A (ja) | 並列処理装置 | |
| JPH04120652A (ja) | 並列処理装置 | |
| KR100233100B1 (ko) | 시분할 액서스방식을 채용한 다중 프로세서의 데이타 통신장치 | |
| JPH06149749A (ja) | 複数プロセッサ間におけるデータ転送方式 | |
| JP2002094576A (ja) | シリアル通信制御装置 | |
| JPH03127201A (ja) | バスインターフェィス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed | ||
| MM | Patent lapsed |
Owner name: ELEVATOR GMBH. |