DE3123382A1 - "verfahren und einrichtung zum uebertragen von daten zwischen zentraleinheiten oder prozessoren von mehrprozessorsystemen" - Google Patents
"verfahren und einrichtung zum uebertragen von daten zwischen zentraleinheiten oder prozessoren von mehrprozessorsystemen"Info
- Publication number
- DE3123382A1 DE3123382A1 DE19813123382 DE3123382A DE3123382A1 DE 3123382 A1 DE3123382 A1 DE 3123382A1 DE 19813123382 DE19813123382 DE 19813123382 DE 3123382 A DE3123382 A DE 3123382A DE 3123382 A1 DE3123382 A1 DE 3123382A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- memories
- processors
- central
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Description
Φ C
PATENTANWÄLTE
BRAUNSCHWi IG · MÜNCHEN
7313
Kone Oy
Munkkiniemen Puistotie 25 Helsinki 33, Finnland
Verfahren und Einrichtung zum Übertragen von Daten zwischen Zentraleinheiten oder Prozessoren von Mehrprozessorsystemen
Verfahren und Einrichtung zum Übertragen von Daten zwischen Zentraleinheiten oder
Prozessoren von Mehrprozessorsystemen
Die Erfindung bezieht sich auf ein Verfahren und eine Einrichtung zum Übertragen von Daten zwischen Zentraleinheiten
oder Prozessoren bei einem Mehrprozessorsystem, zu dem eine oder mehrere Zentraleinheiten mit Speichern gehören.
Bei Mehrprozessorsystemen werden in den meisten Fällen zwei verschiedene Verfahren zum Übertragen von Daten zwischen
verschiedenen Prozessoren angewendet; hierbei handelt es sich einerseits um das sogenannte I/O-Verfahren und andererseits
um das sogenannte DMA-Verfahren. Bei dem traditionellen
I/O-Verfahren (Eingabe/Ausgabe-Verfahren) liest der Prozessor
die durch einen anderen Prozessor übermittelten Daten jeweils Wort für Wort oder Byte für Byte und hält sie in
seinem Speicher fest, bzw. er liest jeweils ein Wort oder ein Byte aus seinem Speicher aus und gibt es dem anderen
Prozessor über eine die beiden Prozessoren verbindende Datenübertragungsleitung
ein. Findet die ibertxagung von Daten mit
hoher Geschwindigkeit statt, muß durch den Eingabeprozessor
gewährleistet werden, daß dem Leseprczessor ausreichend Zeit
zur Verfügung steht, damit er vorausgegangene Daten einwandfrei lesen kann, bevor die nächsten Daten geschrieben werden.
Dieses Verfahren zum Übertragen von Daten beansprucht relativ viel Zeit, da die Prozessoren mehrere verschiedene Operationen
auszuführen haben, um jeweils ein Wort oder Byte vom einen Prozessor zum anderen zu übertragen. Außerdem führt die
Anwendung des I/O-Verfahrens zu einer Verlangsamung der Durch
führung anderer Programme der Prozessoren, denn während der
Dauer der genannten Operationen muß die Durchführung anderer
Programme unterbrochen werden, so daß man zusätzliche Speicher- und Rückmelc-eeinrichtungen für den Zustand der
Prozessoren benötigt. Somit ist das I/O-Verfahren nur bei
Datenübertragung^vorgängen anwendbar, die entweder langsam
ablaufen oder be: dene η es sich um begrenzte Datenmengen
handelt.
Bei dem zweiten ''erfahren zum Übertragen von Daten zwischen
mehreren Prozessoren handelt es sich um das DMA-Verfahren (mit direktem Spuicherzugriff arbeitendes Verfahren), bei
dem Daten von oder zu dem Speicher eines Prozessors übertragen werden, ohne daß der Prozessor selbst tatsächlich an der
eigentlichen Datenübertragung teilnimmt. Dies geschieht in den meisten Fällen in der Weise, daß die an der Datenübertragung
teilnehmenden Prozessoren während der Dauer der Datenübertragung
außer Betrieb gesetzt werden. Hierdurch werden die zusätzlichen Speicher- und Abrufoperationen vermieden,
die bei dem I/O-verfahren erforderlich sind, und außerdem
spielt sich die Übertragung der Daten gegebenenfalls schneller ab, da sie mit Hilfe einer eigens für diesen Zweck vorgesehenen
logischen Schaltung durchgeführt werden kann. Mit anderen Worten, die logische Schaltung dient z.B. nicht zum
Auslesen und Aufzeichnen, sondern sie bewirkt eine unmittelbare Speicherung der eintreffenden Daten im Speicher. Dieses
Verfahren bedingt jedoch die Benutzung einer ziemlich komplizierten
logischen Schaltung, und daher ist seine /nwerdunc;
kostspielig. Wird eine hohe Da tenübertragungsl ei.stuni; benötigt,
beginnt die logische Schaltung forner, den Betrieb ihv-Prozessors
zu verlangsamen, denn die Länge der Unterbrechung=- zeiten vergrößert sich, oder sie wiederholen s.j": ,vit ei"
höheren Frequenz. Das gleiche gilt für den Fall, da£ niei: ?".-Prozessoren
mit dem gleichen Speicher zusammenarbeiten, us: Daten ein- oder auszugeben, denn eine solche Übertragung ist
gewöhnlich jeweils nur zwischen zwei Prozessoren möglich.
Bei der Anwendung des DMA-Verfahrens sind weiterhin Anordnungen
angewendet worden, bei denen sich die Übertragung von Daten zwischen mehreren Prozessoren über einen gemeinsamen
Speicher abspielt. In diesem Fall gehört zu dem System ein Speicher, dem Daten durch sämtliche Prozessoren eingegeben
werden können und dem die Daten durch die Prozessoren entnommen werden können; jedoch kann dieser Speicher in jedem
Zeitpunkt nur durch einen Prozessor genutzt werden, voraus folgt, daß man bei jedem Prozessor bzw. mindestens bei dem
DMA-Verfahren die Beendigung der Datenübertragung durch die
bzw. jede andere logische Schaltung bzw. d-;n bzw. jeden anderen Prozessor abwarten muß. Zwar kann man auf dieso Weise
einen Teil der Unterbrechungen vermeiden, die beim DMA-Verfahren an den Schnittstellen von mehr als :^wei Prozessoren
hervorgerufen werden, doch ist es immer noch möglich, daß ein Abwarten der eigentlichen Datenübertragung erforderlich
ist. Zu den weiteren Kachteilen des DIIA-Verfahrens gehören
die große Busbreite und die hohe Geschwindigkeit der Datenübertragungssignale, die zu einer hohen Störanfälligkeit
führen. Das DMA-Verfahren läßt sich anwenden, wenn große Datenmengen zu verarbeiten sind und wenn nicht zu viele Vorrichtungen
vorhanden sind, bei denen eine gleichzeitige Übertragung von Daten erforderlich ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und
eine Einrichtung zu schaffen, die es ermöglichen, die vorstehend
geschilderten Nachteile bekannter "erfahren und Einrichtungen zu vermeiden und bei oinem Mehmrozessorsvstem
eine zuverlässige und wirtschaftliche Übertragung von Daten zu ermöglichen.
Erfindungsgemäß ist diese Aufgabe durch die Schaffung eines
Verfahrens und einer Einrichtung gelöst, boi denen die zwischen
Zentraleinheiten zu Übertragendan Daten von der internen
Datenübertragungsleitung durch vereinigte Speicher ferngehalten werden, wobei die Übertragung von Daten zwischen den
ο 3 η ο ο
vereinigten bzw. gemeinsamen Speichern mit Hilfe eine;
Kopiereinrichtuni; durchgeführt wird. Hierbei ergibt sich dor Vorteil, daß die Daten zwischen den Zentraleinheiten
b;;w. ihren Speichern übertragen werden, ohne daß sich
hieraus eine Belastung der Zentraleinheiten ergibt.
Eine vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Kopiereinrichtung den Schreibblock
jeder Zentraleinheit gleichzeitig mit allen anderen dem
äouivalenten Block einkopiert. Hierbei ergibt sich der Vorteil, daß die Synchronisation der Datenverarbeitungsvorgänge,
die durch die Zentraleinheiten durchgeführt wei'den, welche
an die gemeinsamen Speicher angeschlossen .«ind, erleichtert.
wird, da die Kopiereinrichtung gleichzeitig die Daten in allen gemeinsamen Speichern aktualisiert.
Eine weitere bevorzugte Ausführungsform der Erfindung isi
dadurch gekennzeichnet, daß die Kopiereinrichtung während des Betriebs des Systems die Datenübertragung ohne Unterbrechung
durchführt.
Eine dritte vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Aktualisierung der Baten
zwischen den vereinigten Speichern durchgeführt wird, ohne daß die Zentraleinheiten auf irgendeine Weise belastet werden»
Hieraus ergibt sich disr Vorteil, dnß s-.u einer Zentr.-il einheit
mehrere Uatenleitungen für vereinigte Speicher gehören
können und daß die Zentraleinheit hierdurch nicht belastet wird»
Bei einer weiteren vorteilhaften Ausführungsform der Erfindung
wird die Übertragung von Daten zwischen den verbundene:-; Speichern seriell mit l...n Bits parallel durchgeführt-
Eine weitere vorteilhafte Ausführungsform der Erfindung ist
dadurch gekennzeichnet, daß die Adressierung der Daten beim
BAD ORIGINAL
Kopiervorgnng zwischen don vei*einigten Speichern mit Hilfe
spezieller Adressenzähler durchgeführt wird, die durch die Kopiereinrichtung synchronisiert werden* Den beiden zuletzt
genannten Ausführungsformen ist der Vorteil gemeinsam, daß
man bei den vereinigten Speichern eine Datenleitung mit geringer Bandbreite verwenden kann, da keine Adressendaten
übertragen zu werden brauchen. Die geringe Bandbreite der Datenleitung und ihre zulässige niedrige Arbeitsgeschwindigkeit
bedeuten ferner, daß sich die Herstellungskosten verringern lassen und daß die daran anzuschließenden Zentraleinheiten
ziemlich leicht galvanisch isoliert werden können, woraus sich eine weitere Verringerung der Herstellungskosten
ergibt.
Ferner ist durch die Erfindung eine Einrichtung zur Durchführung des erfindungsgemäßen Verfahrens geschaffen worden,
zu der eine oder mehrere Zentraleinheiten mit Speichern gehören. Die Einrichtung ist dadurch gekennzeichnet, daß an
die Datenleitung für den gemeinsamen Speicher eine Kopiereinrichtung angeschlossen ist und daß für jede Zentraleinheit
ein gemeinsamer Speicher vorhanden ist, der durch eine örtliche Datenleitung mit der vorausgehenden Zentraleinheit
verbunden ist. Hierbei ergibt sich der Vorteil, daß die Daten leitung für die gemeinsamen Speicher zu keiner Belastung der
an sie angeschlossenen Zentraleinheiten führt. Ein weiterer Vorteil besteht darin, daß die Zentraleinheiten mit Hilfe
der gemeinsamen bzw. verbundenen Speicher die normalen Ein- und Ausgabevorgänge durchführen können. Auch in diesem Fall
ergeben sich niedrige Herstellungskosten.
Im folgenden wird die Erfindung anhand schematischer Zeichnungen an einem Ausführungsbeispiel näher erläutert. Es zeigt
Fig. 1 den Grundgedanken der Erfindung in einem Blockschaltbild;
Fig» 2 den Aufbau eines gemeinsamen Speichers mit ergänzenden
Schaltkreisen in einem Blockschaltbild; und
Fig» 3 eine Darstellung zur Veranschaulichung des Speicherkopiervorgangs.
Der Deutlichkeit halber beschränkt sich die nachfolgende Beschreibung
c er Erfindung auf die Übertragung von Daten zwischen Zentraleinheiten, jedoch läßt sich diese Beschreibung
im wesentlichen ohne jede Änderung z.B. auch auf die Datenübertragung
zwischen den inneren Prozessoren der Zentraleinheiten anwenden. Dort, wo z.B. von einer "Zentraleinheit" gesprochen
wird, kann man sich diese Bezeichnung auch als durch den Ausdruck "Prozessor" ersetzt denken. Bei dem erfindungsgemäßen
Verfahren wird ein sehr einfacher Prozessor benutzt, der im folgenden als Kopiereiarichtung 1 bezeichnet wird und
dazu dient, die Daten zwischen den miteinander verbundenen Speichern 2 zu übertragen. Die Datenübertragung findet über
eine den Speichern zugeordnete Dntenleitung 5 statt. Die· Vorbindungen
zwischen der Speicherdatenleitung 5 und den Zentraleinheiten
3 werden durch den sogenannten gemeinsamen Speicher 2 der betreffenden Zentraleinheit und eine örtliche
Datenleitung 6 hergestellt. Die Speicherdatenleitung 5 wird mit einer Frecmenz beirieben, die so niedrig und mit den
Zentraleinheiten 3 synchronisiert ist, daß die Benutzung des gemeinsamen I peichers 2 der Zentraleinheiten ? keinen
Einfluß auf die Arbeitsweise der Speicherdatenleitung 5 hnt. Eine andere, etwas kostspieligere Möglichkeit, die gemeinsamen
Speicher 2 der Zentraleinheiten 3 so zu betreiben, daß sich, keine Wirkung auf die Arbeitsweise der Speicherdatenleitung
5 ergibt, besteht darin, den Betrieb der Speiche: datenleitung 5 zeitlich mit den inneren Datenleitungen de Zentraleinheiten
3 so zu verzahnen bzw. au verschachtelt, daß die Datenspeicherleitung 5 die verbundenen Speicher 2
während derjenigen Zeitintervalle benutzt, während welcher die Zentraleinheiten 3 gegenüber den verbundenen Speichern 2
BAD ORIGINAL
nicht aktiv werden können. Die verbundenen Speicher 2 sind außerdem jeweils in mehrere Abschnitte A, B, C... N unterteilt.
Die Kopiereinrichtung 1 kopiert den Inhalt des Eingabespeichers jeder Zentraleinheit 3, der in Fig. 3 als
schraffierter Block dargestellt ist, um ihn gleichzeitig allen entsprechenden Blöcken zuzuführen.
Die Kopiereinrichtung 1 der Speicherdatenlcitung 5 ,ist als
Taktgenerator ausgebildet, der mit den Zentraleinheiten 3 synchronisiert und mit der Speicherdatenleitung 5 so verbunden
ist, daß sich Zeitintervalle ergeben, während welcher keine Änderungen in der Adressendatenleitung 18 irgendeiner
Zentraleinheit 3 auftreten und während welcher die Adressenänderungen der Speicherdatenleitung 5 durchgeführt werden
können. Die Zentraleinheit adressiert die verbundenen Speicher über die Adressendatenleitung 18. Die Kopiereinrichtung
1 erzeugt für die Datenspeicherleitung 5 mindestens die folgenden Arten von Signalen: einen Taktimpuls 7, mittels dessen
die Adressenzähler 10 sämtlicher verbundenen Speicher 2 weitergeschaltet werden, sowie einen Synchronimpuls 8, mittels
dessen sämtliche Adressenzähler 1O während jedes Kopierzyklus
mindestens einmal geprüft werden.
Die Basis für den Betrieb der verbundenen Speicher besteht darin, daß jeder Kopiervorgang bei der Speicherdatenleitung
5 hinreichend langsam abläuft, um es der Zentraleinheit 3 während eines Kopiervorgangs zu ermöglichen, dem gemeinsamen
Speicher 2 Daten zu entnehmen oder einzugeben, ohne daß hierdurch der Betrieb der Speicherdatenleitung 5 gestört wird;
dies bedeutet, daß die Zentraleinheit 3 den verbundenen Speichern 2 Zeit "stiehlt" bzw. daß der Batrieb in der vorstehend
beschriebenen Weise zeitlich verzahnt wird. Der Adressenzähler 10 hat die Aufgabe, im Gleichtakt mit len Taktimpulsen 7
der Kopiereinrichtung 1 zu arbei ten u id di·; Adresse i'tir einen
.Speicher 12 mit direktem Zugriff zu ζ ihlen. Die Synchronisation
wird durch ein Synchronsignal 8 jewirlct. Die Einheit 11
kann als Lese/Schreib-Wähleinheit bezeichnet werden. Hierbei
handelt es sich um eine logische Einrichtung, die eine Wahl zwischen den beschriebenen Lese- und Schreibblöcken
und ihrem zeitlichen Auftreten trifft. Die Einheit 13 zum Festhalten ausgehender Daten sorgt dafür, daß die Daten in
der Datenleitung 5 unverändert bleiben, wenn die Zentraleinheit 3 beabsichtigt, von dem Speicher 12 mit direktem Zugriff
Gebrauch zu machen, während der Datenleitung 5 Daten eingegeben werden. Es ist auch möglich, zu der Schaltung eine
Schaltung Ii zum Festhalten der eintreffenden Daten hinzuzufügen.
Dei Speicher mit direktem Zugriff weist Zugänge sowohl für die Datenleitung.6 der Zentraleinheit Π als auch für
die Speicheidatenleitung 5 auf. Bei den Datenleitungsmiffern
14 handelt es sich um Schaltungen, mittels welcher der Speicher 12 mit direktem Zugriff und die Speicherdatenleitung 5
elektrisch miteinander kompatibel gemacht v/erden.
Es sei bemerkt, daß sich die Erfindung nicht auf das beschriebene Ausführungsbeispiel beschränkt und da'?, man im 'Inhmen der
beigefügten Patentansprüche die verschiedensten Abänderungen vorsehen könnte.
BAD ORIGINAL
Claims (1)
- Ansprüche(Iy Verfahren zum Übertragen von Daten zwischen Zentraleinheiten oiler Prozessoren bei einem Mehrprozessorsvstem, zu dem eine od.er mehrere Zentraleinheiten mit Speichern gehören, dadurch gekennzeichnet, daß die zwischen Zentraleinheiten ode* Prozessoren zu übertragenden Daten von ihren inneren Datenleitungen mit Hilfe verbundener Speicher getrennt werden und daß die Übertragung der Laten zwischen den verbundenen Speichern mit TTiIfο einer gesonderten Kopier-»inrichtung durchgeführt viril.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kopierein 'ichtung den Schreibblock jeder Zentraleinheit bzw. jedes Prozessors für alle übrigen bezüglich des gleichen Blocks gleichzeitig kopiert.3. Verfahren nach Ansoruch 1 und 2, dadurch gekennzeichnet, daß die Kopiereinrichtung die übertragung der Dat^n ohne Unterbrechung durchführt, während sich das System in Betrieb befindet.Verfahren nach Ansoruch 1 bis :'., rtndurch gokt>nnzoio daß die Aktualisierung der Daten zwischen den verbünde-.,n Speichern vollständig durchgeführt, ohne die Zentraleinheiten oder Prozessoren zu belasten.Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Datenübertragung zwischen den verbundenen Speichern in serieller Form mit l...n parallelen Bits erfolgBAD ORfGiNAL6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Adressierung der Daten bei dem Kopiervorgang zwischen den verbundenen Speichern mit Hilfe gesonderter Adressenzähler erfolgt, die mit Hilfe der Kopiereinrichtung synchronisiert werden.7. Einrichtung zum Durchführen des Verfahrens nach Anspruch mit einer oder mehreren mit Speichern ausgerüsteten Zentraleinheiten, dadurch gekennzeichnet, daß mit einer Datenleitung (5) für die verbundenen Speicher eine Kopiereinrichtung (1) und mit jeder Zentraleinheit (3) bzw. jedem Prozessor ein verbundener Speicher (2) verbunden ist, welcher durch eine örtliche Datenleitung (G) außerdem an die Zentraleinheit oder den Prozessor angeschlossen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI801897A FI66995C (fi) | 1980-06-12 | 1980-06-12 | Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3123382A1 true DE3123382A1 (de) | 1982-08-19 |
DE3123382C2 DE3123382C2 (de) | 1995-04-06 |
Family
ID=8513563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813123382 Expired - Fee Related DE3123382C2 (de) | 1980-06-12 | 1981-06-12 | Verfahren und Einrichtung zum Übertragen von Daten in einem Mehrprozessorsystem |
Country Status (6)
Country | Link |
---|---|
BE (1) | BE889211A (de) |
DE (1) | DE3123382C2 (de) |
FI (1) | FI66995C (de) |
FR (1) | FR2484669B1 (de) |
GB (1) | GB2078407B (de) |
HK (1) | HK5890A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3714429A1 (de) * | 1987-04-30 | 1988-11-17 | Bergwerksverband Gmbh | Multimikrocomputersystem fuer steueranlagen |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3278949D1 (en) * | 1981-10-07 | 1988-09-29 | Hitachi Ltd | Data transmission bus system for a plurality of processors |
FR2549621B1 (fr) * | 1983-07-19 | 1988-09-16 | Telecommunications Sa | Systeme multiprocesseur pour communication des processeurs entre eux |
GB2175421B (en) * | 1985-05-13 | 1989-11-29 | Singer Link Miles Ltd | Computing system |
GB2203571B (en) * | 1986-11-08 | 1990-07-25 | Trident Trade And Management S | Data bank update system |
US8169440B2 (en) | 1999-04-09 | 2012-05-01 | Rambus Inc. | Parallel data processing apparatus |
US7966475B2 (en) | 1999-04-09 | 2011-06-21 | Rambus Inc. | Parallel data processing apparatus |
US7627736B2 (en) | 1999-04-09 | 2009-12-01 | Clearspeed Technology Plc | Thread manager to control an array of processing elements |
US7802079B2 (en) | 1999-04-09 | 2010-09-21 | Clearspeed Technology Limited | Parallel data processing apparatus |
US8762691B2 (en) | 1999-04-09 | 2014-06-24 | Rambus Inc. | Memory access consolidation for SIMD processing elements using transaction identifiers |
GB2348974B (en) * | 1999-04-09 | 2004-05-12 | Pixelfusion Ltd | Parallel data processing systems |
US7506136B2 (en) | 1999-04-09 | 2009-03-17 | Clearspeed Technology Plc | Parallel data processing apparatus |
US8174530B2 (en) | 1999-04-09 | 2012-05-08 | Rambus Inc. | Parallel date processing apparatus |
US8171263B2 (en) | 1999-04-09 | 2012-05-01 | Rambus Inc. | Data processing apparatus comprising an array controller for separating an instruction stream processing instructions and data transfer instructions |
WO2000062182A2 (en) | 1999-04-09 | 2000-10-19 | Clearspeed Technology Limited | Parallel data processing apparatus |
US7526630B2 (en) | 1999-04-09 | 2009-04-28 | Clearspeed Technology, Plc | Parallel data processing apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4181936A (en) * | 1976-09-16 | 1980-01-01 | Siemens Aktiengesellschaft | Data exchange processor for distributed computing system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
-
1980
- 1980-06-12 FI FI801897A patent/FI66995C/fi not_active IP Right Cessation
-
1981
- 1981-06-11 GB GB8117915A patent/GB2078407B/en not_active Expired
- 1981-06-12 BE BE0/205088A patent/BE889211A/fr not_active IP Right Cessation
- 1981-06-12 FR FR8111671A patent/FR2484669B1/fr not_active Expired
- 1981-06-12 DE DE19813123382 patent/DE3123382C2/de not_active Expired - Fee Related
-
1990
- 1990-01-25 HK HK5890A patent/HK5890A/xx unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4181936A (en) * | 1976-09-16 | 1980-01-01 | Siemens Aktiengesellschaft | Data exchange processor for distributed computing system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3714429A1 (de) * | 1987-04-30 | 1988-11-17 | Bergwerksverband Gmbh | Multimikrocomputersystem fuer steueranlagen |
Also Published As
Publication number | Publication date |
---|---|
GB2078407A (en) | 1982-01-06 |
FR2484669A1 (fr) | 1981-12-18 |
FR2484669B1 (fr) | 1988-04-15 |
FI66995B (fi) | 1984-08-31 |
DE3123382C2 (de) | 1995-04-06 |
FI801897A (fi) | 1981-12-13 |
HK5890A (en) | 1990-02-02 |
BE889211A (fr) | 1981-10-01 |
FI66995C (fi) | 1984-12-10 |
GB2078407B (en) | 1984-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE3300260C2 (de) | ||
DE3123382A1 (de) | "verfahren und einrichtung zum uebertragen von daten zwischen zentraleinheiten oder prozessoren von mehrprozessorsystemen" | |
DE2659662C3 (de) | Prioritätsstufengesteuerte Unterbrechungseinrichtung | |
DE2130299A1 (de) | Eingabe/Ausgabe-Kanal fuer Datenverarbeitungsanlagen | |
DE1774052B1 (de) | Rechner | |
DE2813080A1 (de) | Einrichtung zur speicheradressierung | |
EP0218280A2 (de) | Datenverarbeitungsanordnung | |
DE1925427A1 (de) | Datenuebertragungsvorrichtung zum UEbertragen von Daten zwischen Informationsspeichern | |
DE1549548A1 (de) | Vorrichtung zur Aktivierung eines bestimmten Befehls aus einer Vielzahl von Befehlen,die in einem Befehlsspeicher eines Rechners gespeichert sind | |
DE3314139C2 (de) | ||
DE602004005820T2 (de) | Prozessorarray | |
DE2610428C3 (de) | Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher | |
DE2404887C2 (de) | Schaltungsanordnung für den Informationsaustausch mit einem Rechner | |
DE1499286B2 (de) | Datenbearbeitungsanlage | |
DE2732068C3 (de) | Schaltungsanordnung zur Steuerung des Informationsaustauschs zwischen den peripheren Einrichtungen und der zentralen Steuereinrichtung einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage | |
DE3123379C2 (de) | ||
DE2936801C2 (de) | Steuereinrichtung zur Ausführung von Instruktionen | |
DE2749226B2 (de) | Datenaustauschsteuerung fur zwei Mikrocomputer | |
DE2551745C3 (de) | Indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zu deren Betrieb | |
DE2540785C2 (de) | Schaltungsanordnung zur Steuerung des Informationsflusses in taktgesteuerten Einrichtungen, zum Beispiel Steuerwerken von Datenverarbeitungseinrichtungen | |
DE2440479A1 (de) | Prozessor mit einer umschalteeinrichtung fuer eine bidirektionale datenleitung | |
DE3315120C2 (de) | Einstellbare Verzögerungszeit in einem Mikroprozessorsystem | |
DE2544071C3 (de) | Mehrstufiges Arbeitsspeichersystem | |
DE1909344C3 (de) | Einrichtung zur Steuerung der Instruktionsfolge in einer elektronischen Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |