JP2602946B2 - データ受信方式 - Google Patents
データ受信方式Info
- Publication number
- JP2602946B2 JP2602946B2 JP1064603A JP6460389A JP2602946B2 JP 2602946 B2 JP2602946 B2 JP 2602946B2 JP 1064603 A JP1064603 A JP 1064603A JP 6460389 A JP6460389 A JP 6460389A JP 2602946 B2 JP2602946 B2 JP 2602946B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- descriptor
- address
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Computer And Data Communications (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 ［概要］ 回線からのフレームを受信するフレーム受信部が，所
定ビット数の受信データを受信する毎にDMACに対し受信
バッファへの転送要求を発生し,DMACはメモリ内の一定
容量の複数の受信バッファのそれぞれに対応して設定さ
れた，各受信バッファの先頭アドレスと次のディスクリ
プタのアドレスとを含むディスクリプタを取り出して，
先頭の受信バッファへのデータ転送を行って，受信フレ
ームの長さが先頭の受信バッファの容量を越えると，ハ
ードウェア自律でチェーニングされたコマンドを実行し
て受信データを後続の受信バッファへ順番にDMA転送す
るデータ受信方式に関し， 各受信バッファに対応する前記各ディスクリプタ中
に，受信フレームの上位レイヤにおける必要な付加的な
情報を格納するための領域の長さを表す変動値の格納部
を設け，前記各ディスクリプタ内に格納された前記受信
バッファの先頭アドレスの値として受信バッファの先頭
から前記変動値だけシフトした値に設定し,DMACは，受
信データの転送先である受信バッファのアドレスを発生
する変動手段を備え，変動手段はディスクリプタから取
り出した受信バッファの先頭アドレスの値か，または受
信バッファの先頭アドレス値からディスクリプタの変動
値の格納部から取り出した変動値を減算して得られた値
の何れかを，チェーニング指示の無しか有りに応じて切
替えられ，チェーニング指示が有る場合は受信バッファ
の変動値の領域から受信データを格納し，チェーニング
指示が無い場合は変動値の領域の次のアドレスから受信
データを格納するよう構成する。
定ビット数の受信データを受信する毎にDMACに対し受信
バッファへの転送要求を発生し,DMACはメモリ内の一定
容量の複数の受信バッファのそれぞれに対応して設定さ
れた，各受信バッファの先頭アドレスと次のディスクリ
プタのアドレスとを含むディスクリプタを取り出して，
先頭の受信バッファへのデータ転送を行って，受信フレ
ームの長さが先頭の受信バッファの容量を越えると，ハ
ードウェア自律でチェーニングされたコマンドを実行し
て受信データを後続の受信バッファへ順番にDMA転送す
るデータ受信方式に関し， 各受信バッファに対応する前記各ディスクリプタ中
に，受信フレームの上位レイヤにおける必要な付加的な
情報を格納するための領域の長さを表す変動値の格納部
を設け，前記各ディスクリプタ内に格納された前記受信
バッファの先頭アドレスの値として受信バッファの先頭
から前記変動値だけシフトした値に設定し,DMACは，受
信データの転送先である受信バッファのアドレスを発生
する変動手段を備え，変動手段はディスクリプタから取
り出した受信バッファの先頭アドレスの値か，または受
信バッファの先頭アドレス値からディスクリプタの変動
値の格納部から取り出した変動値を減算して得られた値
の何れかを，チェーニング指示の無しか有りに応じて切
替えられ，チェーニング指示が有る場合は受信バッファ
の変動値の領域から受信データを格納し，チェーニング
指示が無い場合は変動値の領域の次のアドレスから受信
データを格納するよう構成する。
［産業上の利用分野］ 本発明は受信データを格納する受信バッファのアドレ
スを指示するディスクリプタと次に実行するDMAコマン
ドディスクリプタの先頭アドレスを指示するディスクリ
プタを含むDMAコマンドディスクリプタを複数個チェー
ニングし、ハードウェア自律でチェーニングされたコマ
ンドを実行して受信データを受信バッファにDMA転送す
るデータ受信方式に関する。
スを指示するディスクリプタと次に実行するDMAコマン
ドディスクリプタの先頭アドレスを指示するディスクリ
プタを含むDMAコマンドディスクリプタを複数個チェー
ニングし、ハードウェア自律でチェーニングされたコマ
ンドを実行して受信データを受信バッファにDMA転送す
るデータ受信方式に関する。
近年、電話やデータ通信の統合を目指すISDN（サービ
ス総合ディジタル網）の商用化に伴い、従来の音声等の
接続に代表される回線交換を行う技術から誤り再生機能
などを備えるビット・オリエンテッドプロトコルによる
ISDN交換機やパケット交換機が普及されつつある。ビッ
ト・オリエンテッドプロトコルの代表例としてHDLC（ハ
イレベル・データ・リンク・コントロール）が一般に利
用されており、そのフレーム長は伝送されるデータ長に
応じて任意の長さとすることが可能であり、送信側でフ
レームの開始部と終了部に特定パターンのフラグを付し
て送信し、受信側でこれを識別することにより１フレー
ムを判別する。
ス総合ディジタル網）の商用化に伴い、従来の音声等の
接続に代表される回線交換を行う技術から誤り再生機能
などを備えるビット・オリエンテッドプロトコルによる
ISDN交換機やパケット交換機が普及されつつある。ビッ
ト・オリエンテッドプロトコルの代表例としてHDLC（ハ
イレベル・データ・リンク・コントロール）が一般に利
用されており、そのフレーム長は伝送されるデータ長に
応じて任意の長さとすることが可能であり、送信側でフ
レームの開始部と終了部に特定パターンのフラグを付し
て送信し、受信側でこれを識別することにより１フレー
ムを判別する。
従来、このようなフレームデータの受信方式として受
信したデータをCPUの介在なしにDMAC（ダイレクト・メ
モリ・アクセス・コントローラ）によりメモリに設けら
れた受信バッファに転送する方式が用いられており、そ
の際にフレーム長の長さが一定の容量を持つ受信バッフ
ァの容量を越えても引き続きDMA転送が可能なようにコ
マンドチェーニングが実行され、新たな受信バッファに
転送が行われる。
信したデータをCPUの介在なしにDMAC（ダイレクト・メ
モリ・アクセス・コントローラ）によりメモリに設けら
れた受信バッファに転送する方式が用いられており、そ
の際にフレーム長の長さが一定の容量を持つ受信バッフ
ァの容量を越えても引き続きDMA転送が可能なようにコ
マンドチェーニングが実行され、新たな受信バッファに
転送が行われる。
ところが、コマンドチェーニングにより次に使用する
受信バッファの先頭アドレスは、一定の長さだけ使用し
ない領域があるためメモリが有効利用されなかったの
で、その改善が望まれている。
受信バッファの先頭アドレスは、一定の長さだけ使用し
ない領域があるためメモリが有効利用されなかったの
で、その改善が望まれている。
［従来の技術］ 従来のISDN交換機およびパケット交換機におけるレイ
ヤ２におけるデータ受信方式について説明する。従来の
ビット・オリエンテッドプロトコル通信の代表例とHDLC
方式があり、フレームの先頭と終端に開始フラグと終了
フラグが付され、その間にプロトコルの上位レベルの制
御データ、情報データおよび誤り検出用のFCS（フレー
ムチェックシーケンス）などが含まれている。そして、
ISDNのプロトコルのレベルとして、レイヤ１の物理層、
レイヤ２のデータリンク層、レイヤ３のネットワーク
層、およびその上位に渡って多数のレイヤが設けられ、
各レイヤでそれぞれ処理が行われ、各処理に用いるため
の付加情報が生成される。
ヤ２におけるデータ受信方式について説明する。従来の
ビット・オリエンテッドプロトコル通信の代表例とHDLC
方式があり、フレームの先頭と終端に開始フラグと終了
フラグが付され、その間にプロトコルの上位レベルの制
御データ、情報データおよび誤り検出用のFCS（フレー
ムチェックシーケンス）などが含まれている。そして、
ISDNのプロトコルのレベルとして、レイヤ１の物理層、
レイヤ２のデータリンク層、レイヤ３のネットワーク
層、およびその上位に渡って多数のレイヤが設けられ、
各レイヤでそれぞれ処理が行われ、各処理に用いるため
の付加情報が生成される。
第４図は従来例の構成図である。
第４図において、40はフレーム受信回路、41はDMAC
（ダイレクト・メモリ・アクセス・コントローラ）、42
はメモリを表し、他にCPUが含まれているが図示省略し
た。
（ダイレクト・メモリ・アクセス・コントローラ）、42
はメモリを表し、他にCPUが含まれているが図示省略し
た。
フレームを受信する以前にCPU（図示せず）が受信デ
ータを格納するためのエリアを、メモリ42に設定する。
その設定は、DMAC41内のMAR（アドレスレジスタ）411に
受信したデータをバイト単位で格納するためのメモリア
ドレスの先頭を設定し、BLR（バッファレングスレジス
タ）には格納する受信バッファ431のサイズ（データ
長）を設定しておくことにより行われる。
ータを格納するためのエリアを、メモリ42に設定する。
その設定は、DMAC41内のMAR（アドレスレジスタ）411に
受信したデータをバイト単位で格納するためのメモリア
ドレスの先頭を設定し、BLR（バッファレングスレジス
タ）には格納する受信バッファ431のサイズ（データ
長）を設定しておくことにより行われる。
データリンク回線からHDLCフレームのシリアル信号が
入力すると、フレーム受信回路40でフラグの検出等を行
うとともに、データを受信すると一定単位のデータ受信
毎（例えば１オクテット＝８ビット）にDMA要求をDMAC4
1に出力する。１つの受信バッファは一定のバイト長に
設定され、チェーニング機能をDMACに持たせることによ
り、１フレームを複数の受信バッファで受信する。すな
わち、メモリ42に所定容量の複数の受信バッファ422,42
4・・・を設け、各バッファ・メモリに対して第１ディ
スクリプタ421,第２ディスクリプタ423・・・が用意さ
れており、各ディスクリプタには次のような内容が格納
されている。
入力すると、フレーム受信回路40でフラグの検出等を行
うとともに、データを受信すると一定単位のデータ受信
毎（例えば１オクテット＝８ビット）にDMA要求をDMAC4
1に出力する。１つの受信バッファは一定のバイト長に
設定され、チェーニング機能をDMACに持たせることによ
り、１フレームを複数の受信バッファで受信する。すな
わち、メモリ42に所定容量の複数の受信バッファ422,42
4・・・を設け、各バッファ・メモリに対して第１ディ
スクリプタ421,第２ディスクリプタ423・・・が用意さ
れており、各ディスクリプタには次のような内容が格納
されている。
NDA（ネクストディスクリプタアドレス）：コマンド
チェーニングの場合に、次のディスクリプタの先頭アド
レスを示す。
チェーニングの場合に、次のディスクリプタの先頭アド
レスを示す。
MAD（メモリアドレスディスクリプタ）：対応するバ
ッファ・メモリの先頭アドレスを指示し、DMA転送はそ
のアドレスから行われる。
ッファ・メモリの先頭アドレスを指示し、DMA転送はそ
のアドレスから行われる。
BLD（バッファレングスディスクリプタ）：そのバッ
ファ・メモリのバイト長を表す。
ファ・メモリのバイト長を表す。
CCD（キャラクタカウントディスクリプタ）：そのコ
マンド中で受信したオクテット数を示す。
マンド中で受信したオクテット数を示す。
CMD（コマンドディスクリプタ）：コマンドの動作を
規定し、受信フレームのDMA転送中に当該バッファ・メ
モリの長さ（容量）を越えると、コマンドチェーニング
が行われることを表示（特定ビット位置のチェーニング
を示すCEビットを“1"、越えないで終了する場合は“0"
とする）を行い、コマンド終了時にDMACがこのディスク
リプタを調べて、CE＝１の時コマンドチェーニングが実
行される。
規定し、受信フレームのDMA転送中に当該バッファ・メ
モリの長さ（容量）を越えると、コマンドチェーニング
が行われることを表示（特定ビット位置のチェーニング
を示すCEビットを“1"、越えないで終了する場合は“0"
とする）を行い、コマンド終了時にDMACがこのディスク
リプタを調べて、CE＝１の時コマンドチェーニングが実
行される。
CSD（コンプリーションステータスディスクリプ
タ）：コマンド終了時の状態を示し、例えばFCS（フレ
ームチェックシーケンス）チェックにおいてCRCエラー
を検出した場合にそれを表示し、その後の処理において
利用する。
タ）：コマンド終了時の状態を示し、例えばFCS（フレ
ームチェックシーケンス）チェックにおいてCRCエラー
を検出した場合にそれを表示し、その後の処理において
利用する。
一方、DMAC41には、レジスタ群411〜413とレジスタDA
R414が備えられ、いずれもDMACによりアクセスされる
が、レジスタDARはCPU（図示せず）からもアクセスされ
る。各レジスタの機能は次のとおりである。
R414が備えられ、いずれもDMACによりアクセスされる
が、レジスタDARはCPU（図示せず）からもアクセスされ
る。各レジスタの機能は次のとおりである。
MAR（メモリアドレスレジスタ）：バッファメモリの
アクセスすべきアドレスを示す。
アクセスすべきアドレスを示す。
BLR（バッファレングスレジスタ）：バッファ・メモ
リのサイズ（バイト長）を表す。
リのサイズ（バイト長）を表す。
CCR（キャラクタカウンタレジスタ）:1コマンド内で
受信したオクテット数を示し、バッファへ転送する毎に
加算される。
受信したオクテット数を示し、バッファへ転送する毎に
加算される。
DAR（ディスクリプタアドレスレジスタ）：メモリの
ディスクリプタの先頭アドレスを示す。
ディスクリプタの先頭アドレスを示す。
従来例の動作を概説すると、フレーム受信回路40でフ
レームを受信すると、バイト単位でDMA要求が行われ
る。DMAC41のDAR414には予め先頭の第１ディスクリプタ
421の先頭アドレスが設定され（初期状態ではCPUからセ
ットされ、動作開始後はDMACの内部で順次更新される）
ている。このDAR414のアドレスを用いてメモリ42にアク
セスし、ディスクリプタ421内の各ディスクリプタMAD,B
LD,CCDの内容をDMAC41の各レジスタMAR,BLR,CCRに転送
する。これにより、DMAC41は第１ディスクリプタ421に
より指示された受信バッファの情報が獲得されたのでフ
レーム受信回路40で受信したデータをシステムバスを介
して受信バッファ422に転送する。その場合転送毎にDMA
C41のレジスタCCR413の内容を更新する。
レームを受信すると、バイト単位でDMA要求が行われ
る。DMAC41のDAR414には予め先頭の第１ディスクリプタ
421の先頭アドレスが設定され（初期状態ではCPUからセ
ットされ、動作開始後はDMACの内部で順次更新される）
ている。このDAR414のアドレスを用いてメモリ42にアク
セスし、ディスクリプタ421内の各ディスクリプタMAD,B
LD,CCDの内容をDMAC41の各レジスタMAR,BLR,CCRに転送
する。これにより、DMAC41は第１ディスクリプタ421に
より指示された受信バッファの情報が獲得されたのでフ
レーム受信回路40で受信したデータをシステムバスを介
して受信バッファ422に転送する。その場合転送毎にDMA
C41のレジスタCCR413の内容を更新する。
フレーム受信回路40で受信したフレームが、DMAC41の
レジスタBLRに設定されたデータ長を越えるとコマンド
を終了し、第１ディスクリプタ421内のCMDを調べてCE＝
１であるからDMACはコマンドチェーニングを実行する。
レジスタBLRに設定されたデータ長を越えるとコマンド
を終了し、第１ディスクリプタ421内のCMDを調べてCE＝
１であるからDMACはコマンドチェーニングを実行する。
この場合、第１ディスクリプタ421のCMDにチェーニン
グの表示などのデータを書き込む等の処理を行って、ND
Aを取り出しDMAC41のレジスタDARにセットする。このレ
ジスタDARを用いて、第２ディスクリプタ423にアクセス
して、その中のMAD,BLDを読み出してDMAC41のMAR,BLRに
設定する。これにより次のバッファ・メモリ424へのア
クセス情報がDMAC41に得られ、上記と同様にフレーム受
信回路40からメモリ42へのデータ転送が行われる。以下
同様にして複数のバッファ・メモリを使用してコマンド
チェーニングにより転送される。
グの表示などのデータを書き込む等の処理を行って、ND
Aを取り出しDMAC41のレジスタDARにセットする。このレ
ジスタDARを用いて、第２ディスクリプタ423にアクセス
して、その中のMAD,BLDを読み出してDMAC41のMAR,BLRに
設定する。これにより次のバッファ・メモリ424へのア
クセス情報がDMAC41に得られ、上記と同様にフレーム受
信回路40からメモリ42へのデータ転送が行われる。以下
同様にして複数のバッファ・メモリを使用してコマンド
チェーニングにより転送される。
上記のフレーム受信回路40からフレームの先頭のデー
タを最初の受信バッファ422へ転送する場合、DMAC41の
レジスタMARにより受信バッファ422の先頭アドレスが出
力されるが、その位置は、第４図の受信バッファ422の
領域の途中のアドレスを表す。すなわち、受信バッファ
の先頭からl1の長さの領域は、そのフレームについて上
記したプロトコルのレイヤ２乃至レイヤ３において必要
な付加情報を格納する領域である。
タを最初の受信バッファ422へ転送する場合、DMAC41の
レジスタMARにより受信バッファ422の先頭アドレスが出
力されるが、その位置は、第４図の受信バッファ422の
領域の途中のアドレスを表す。すなわち、受信バッファ
の先頭からl1の長さの領域は、そのフレームについて上
記したプロトコルのレイヤ２乃至レイヤ３において必要
な付加情報を格納する領域である。
したがって、受信バッファ422内の受信データの格納
領域は、受信バッファ422の先頭から長さl1を隔てた位
置を先頭にして図にL1として示す領域だけである。
領域は、受信バッファ422の先頭から長さl1を隔てた位
置を先頭にして図にL1として示す領域だけである。
このデータの先頭アドレスの指定は、コマンドチェー
ニングにより、次の受信バッファのアドレスの指定の際
にも同様にディスクリプタ423により受信バッファの先
頭アドレスとして、制御データを格納するための領域と
して長さl2（l1と同じ長さ）が占有されるので、最初の
受信バッファ422と同様に図に示すようにL2の領域が使
用される。但し、チェーニングにより使用する受信バッ
ファには、プロトコルのレイヤ2,3用の付加情報を格納
する必要がない。
ニングにより、次の受信バッファのアドレスの指定の際
にも同様にディスクリプタ423により受信バッファの先
頭アドレスとして、制御データを格納するための領域と
して長さl2（l1と同じ長さ）が占有されるので、最初の
受信バッファ422と同様に図に示すようにL2の領域が使
用される。但し、チェーニングにより使用する受信バッ
ファには、プロトコルのレイヤ2,3用の付加情報を格納
する必要がない。
このように、１フレームのデータ受信においてコマン
ドチェーニングが３回行われた場合、第４図のメモリの
各受信バッファ422,424,426および428には斜線で施され
た部分に受信データが格納される。
ドチェーニングが３回行われた場合、第４図のメモリの
各受信バッファ422,424,426および428には斜線で施され
た部分に受信データが格納される。
このように、複数のコマンドチェーニングにより使用
される受信バッファ422,424,426,428にはそれぞれ図に
示す空き領域が複数個設けられるが、１つの受信フレー
ムが終了した後、次のフレームを受信する場合には、デ
ィスクリプタにより指示された受信バッファの先頭アド
レスを使用すれば、自動的に制御データを格納する領域
が獲得できるという利点があった。
される受信バッファ422,424,426,428にはそれぞれ図に
示す空き領域が複数個設けられるが、１つの受信フレー
ムが終了した後、次のフレームを受信する場合には、デ
ィスクリプタにより指示された受信バッファの先頭アド
レスを使用すれば、自動的に制御データを格納する領域
が獲得できるという利点があった。
［発明が解決しようとする課題］ 上記したように、従来のコマンドチェーニングによる
データ受信方式では、最初の受信バッファへの転送が終
了後、コマンドチェーニングにより引き続く受信データ
を格納するための受信バッファには、無駄な空き領域
（長さl1,l2・・）が自動的に設けられてしまうので、
チェーニングの回数に応じて空き領域が増大してしま
う。
データ受信方式では、最初の受信バッファへの転送が終
了後、コマンドチェーニングにより引き続く受信データ
を格納するための受信バッファには、無駄な空き領域
（長さl1,l2・・）が自動的に設けられてしまうので、
チェーニングの回数に応じて空き領域が増大してしま
う。
本発明はデータの１つの受信フレームがコマンドチェ
ーニングにより複数個の受信バッファにわたって転送さ
れる際に受信バッファの使用可能な領域全体を使用して
メモリの使用効率を上げるデータ受信方式を提供するこ
とを目的とする。
ーニングにより複数個の受信バッファにわたって転送さ
れる際に受信バッファの使用可能な領域全体を使用して
メモリの使用効率を上げるデータ受信方式を提供するこ
とを目的とする。
［課題を解決するための手段］ 第１図は本発明の原理構成図である。
第１図において、10はDMAC、11はアドレスバス、12は
メモリ、13はディスクリプタ、14は受信バッファを表
す。
メモリ、13はディスクリプタ、14は受信バッファを表
す。
本発明は、ディスクリプタ中に受信バッファの中で制
御用に確保された領域の長さに対応する変動値のディス
クリプタを格納しておき、DMACにより受信データの転送
中にコマンドチェーニングが発生すると、チェーニング
により獲得した受信バッファの先頭アドレスを変動値に
より変動させることによりメモリの使用効率をあげるも
のである。
御用に確保された領域の長さに対応する変動値のディス
クリプタを格納しておき、DMACにより受信データの転送
中にコマンドチェーニングが発生すると、チェーニング
により獲得した受信バッファの先頭アドレスを変動値に
より変動させることによりメモリの使用効率をあげるも
のである。
［作用］ DMAコマンドを実行するためにメモリ12に備えられた
ディスクリプタ13内には、従来と同様に次に実行するデ
ィスクリプタ13の先頭アドレス（ネクスト・ディスクリ
プタ・アドレス:NDAで表示）131や受信バッファ14の先
頭アドレスを表すメモリアドレスディスクリプタ（MAD
で表示）132などと共に本発明により変動値の格納部133
が設けられている。この変動値としては、第１図の受信
バッファ14に示すように通常は付加情報を格納するため
の領域の長さｌを使用する。
ディスクリプタ13内には、従来と同様に次に実行するデ
ィスクリプタ13の先頭アドレス（ネクスト・ディスクリ
プタ・アドレス:NDAで表示）131や受信バッファ14の先
頭アドレスを表すメモリアドレスディスクリプタ（MAD
で表示）132などと共に本発明により変動値の格納部133
が設けられている。この変動値としては、第１図の受信
バッファ14に示すように通常は付加情報を格納するため
の領域の長さｌを使用する。
図示されないフレーム受信回路において、データを受
信すると最初のディスクリプタ13のメモリアドレスディ
スクリプタ132がDMAC10のメモリアドレスレジスタ101に
転送され、変動値の格納部133の変動値ｌが変動値レジ
スタ102に転送される。メモリアドレスレジスタ101の出
力と変動値レジスタ102の出力は変動手段103に入力す
る。
信すると最初のディスクリプタ13のメモリアドレスディ
スクリプタ132がDMAC10のメモリアドレスレジスタ101に
転送され、変動値の格納部133の変動値ｌが変動値レジ
スタ102に転送される。メモリアドレスレジスタ101の出
力と変動値レジスタ102の出力は変動手段103に入力す
る。
変動手段103はメモリアドレスレジスタ101の出力から
変動値レジスタ102の値を減算器104で減算した出力とメ
モリアドレスレジスタ101の出力との２つの出力を切替
器105に入力し、その一方をアドレスバス11に出力す
る。
変動値レジスタ102の値を減算器104で減算した出力とメ
モリアドレスレジスタ101の出力との２つの出力を切替
器105に入力し、その一方をアドレスバス11に出力す
る。
切替器105はコマンドチェーニングが実行されたこと
を表すチェーニング指示信号により減算器104の出力を
選択し、チェック指示信号が入力されない時（フレーム
信号の先頭データが格納される受信バッファへの転送の
場合）はメモリアドレスレジスタの出力を選択する。
を表すチェーニング指示信号により減算器104の出力を
選択し、チェック指示信号が入力されない時（フレーム
信号の先頭データが格納される受信バッファへの転送の
場合）はメモリアドレスレジスタの出力を選択する。
従って、フレーム信号が受信されたデータは最初に受
信バッファ14に転送され、その先頭アドレスはメモリア
ドレスレジスタ101の出力によりアドレスされ、最初の
受信バッファ14の斜線が施された領域に順次転送され
る。
信バッファ14に転送され、その先頭アドレスはメモリア
ドレスレジスタ101の出力によりアドレスされ、最初の
受信バッファ14の斜線が施された領域に順次転送され
る。
受信バッファ14のこのデータ格納領域全部に転送デー
タが格納されると、このコマンドが終了する。引き続い
て受信されたデータはコマンドチェーニングによりディ
スクリプタ13内のNDA131によりアドレスが指示された次
のディスクリプタ13によりコマンドが実行される。すな
わち、次のディスクリプタ13のメモリアドレスディスク
リプタ132,変動値の格納部133の変動値ｌがDMACに転送
され、メモリアドレスレジスタ101と変動値レジスタ102
にセットされ、それぞれの出力は変動手段103に入力す
る。
タが格納されると、このコマンドが終了する。引き続い
て受信されたデータはコマンドチェーニングによりディ
スクリプタ13内のNDA131によりアドレスが指示された次
のディスクリプタ13によりコマンドが実行される。すな
わち、次のディスクリプタ13のメモリアドレスディスク
リプタ132,変動値の格納部133の変動値ｌがDMACに転送
され、メモリアドレスレジスタ101と変動値レジスタ102
にセットされ、それぞれの出力は変動手段103に入力す
る。
この場合はコマンドチェーニングが実行されているの
で、変動手段103の切替器105はチェーニング指示信号に
より減算器104の出力を選択してアドレスバスに出力す
る。
で、変動手段103の切替器105はチェーニング指示信号に
より減算器104の出力を選択してアドレスバスに出力す
る。
従って、このチェーニングによるデータの転送先は受
信バッファ14のメモリアドレスレジスタが指示した先頭
アドレスよりもｌの長さだけさかのぼった位置（負方向
にｌだけ戻った位置）となり、第１図の２番目の受信バ
ッファ14の斜線で示すように受信バッファの付加情報用
に備えられた領域を含めた全体に転送データが格納され
る。
信バッファ14のメモリアドレスレジスタが指示した先頭
アドレスよりもｌの長さだけさかのぼった位置（負方向
にｌだけ戻った位置）となり、第１図の２番目の受信バ
ッファ14の斜線で示すように受信バッファの付加情報用
に備えられた領域を含めた全体に転送データが格納され
る。
この後、さらに同一フレームのデータが受信される場
合は、同様にして次々とコマンドチェーニングが行わ
れ、図示されない他の受信バッファに受信バッファ14と
同じように全体の領域にデータが格納される。
合は、同様にして次々とコマンドチェーニングが行わ
れ、図示されない他の受信バッファに受信バッファ14と
同じように全体の領域にデータが格納される。
［実施例］ 第２図は実施例構成図である。
第２図において、20はフレーム受信部、21はDMAC、22
はPCU、23はメモリ、24はシステムバスを表す。
はPCU、23はメモリ、24はシステムバスを表す。
本実施例の構成において、メモリ23内の第１ディスク
リプタ230,第２ディスクリプタ232等には第４図に示す
従来例と同様に、NDA（ネクストディスクリプタアドレ
ス）,MAD（メモリアドレスディスクリプタ）,BLD（バッ
ファレングスディスクリプタ）,CMD（コマンドディスク
リプタ）,CCD（キャラクタカウントディスクリプタ）が
格納されると共に本発明による変動値ディスクリプタが
設けられている。
リプタ230,第２ディスクリプタ232等には第４図に示す
従来例と同様に、NDA（ネクストディスクリプタアドレ
ス）,MAD（メモリアドレスディスクリプタ）,BLD（バッ
ファレングスディスクリプタ）,CMD（コマンドディスク
リプタ）,CCD（キャラクタカウントディスクリプタ）が
格納されると共に本発明による変動値ディスクリプタが
設けられている。
また、DMAC21には従来例と同様のMAR（メモリアドレ
スレジスタ）211,BLR（バッファレングスレジスタ）21
2,CCR（キャラクタカウンタレジスタ）213およびDAR
（ディスクリプタアドレスレジスタ）215と共に、本発
明による変動値レジスタ214及びMAR211のアドレス値か
ら変動値レジスタ214の値（ｌ）を減算する減算器216と
セレクタ217が設けられ、セレクタ217はチェーニング実
行時のチェーニング指示信号が入力されると、減算器21
6の出力をシステムバス24内のアドレスバスに出力し、
それ以外ではMAR211の出力を選択してアドレスバスに出
力する。
スレジスタ）211,BLR（バッファレングスレジスタ）21
2,CCR（キャラクタカウンタレジスタ）213およびDAR
（ディスクリプタアドレスレジスタ）215と共に、本発
明による変動値レジスタ214及びMAR211のアドレス値か
ら変動値レジスタ214の値（ｌ）を減算する減算器216と
セレクタ217が設けられ、セレクタ217はチェーニング実
行時のチェーニング指示信号が入力されると、減算器21
6の出力をシステムバス24内のアドレスバスに出力し、
それ以外ではMAR211の出力を選択してアドレスバスに出
力する。
実施例の構成による動作を説明すると、回線から入力
されるHDLCフレームがフレーム受信部20に入力すると、
レシーバ203においてデータを受信し、オクテット（８
ビット）毎にFIFO（ファーストイン・ファーストアウト
型メモリ）に入力する。一方、フレーム受信部20には、
従来のHDLCフレーム受信部と同様にフラグ・アボート・
アイドル検出部201、FCSチェック部202が設けられ、フ
ラグ・アボート・アイドル検出部201は受信されたフレ
ームのフラグの検出や、送信側から送られるアボート
（放棄）やアイドル（休止）を表すパターンを検出し、
その出力により制御が行われる。また、FCSチェック部2
02は受信されるデータについてCRC（サイクリック・リ
ダンダンシイ・チェック）の演算を行ってフレームの後
端に付加されている誤り検出コードを用いて受信データ
の誤りを検出している。
されるHDLCフレームがフレーム受信部20に入力すると、
レシーバ203においてデータを受信し、オクテット（８
ビット）毎にFIFO（ファーストイン・ファーストアウト
型メモリ）に入力する。一方、フレーム受信部20には、
従来のHDLCフレーム受信部と同様にフラグ・アボート・
アイドル検出部201、FCSチェック部202が設けられ、フ
ラグ・アボート・アイドル検出部201は受信されたフレ
ームのフラグの検出や、送信側から送られるアボート
（放棄）やアイドル（休止）を表すパターンを検出し、
その出力により制御が行われる。また、FCSチェック部2
02は受信されるデータについてCRC（サイクリック・リ
ダンダンシイ・チェック）の演算を行ってフレームの後
端に付加されている誤り検出コードを用いて受信データ
の誤りを検出している。
フレームの受信が開始されると、FIFO204にデータが
格納されると、FIFO204から転送要求を表す出力が発生
し、DMAC21に対しDMA要求を発生する。DMAC21はそのDMA
要求を受け取ると、バスの占有をCPU22に対し要求し
て、バスを占有すると、DAR215により指示されたメモリ
23の第１ディスクリプタ230からMADとBLD（バッファレ
ングスディスクリプタ）および変動値（ｌ）の各データ
を取り出してレジスタMAR211、BLR212および変動値レジ
スタ214に転送する。この時、DMAC21のセレクタ217は受
信フレームのデータを最初の受信バッファに転送するの
で、チェーニング指示が出されてないためアドレスバス
にはMAR211のアドレスをそのまま出力する。こうして、
受信バッファ231にフレーム受信部20のFIFO204に格納さ
れたデータが順次転送されて、格納可能な領域全部にデ
ータが格納されるとそのコマンドが終了し、引き続き受
信されるデータを転送するためにコマンドチェーニング
が実行され、次の第２ディスクリプタ232から最初の場
合と同様に各ディスクリプタデータMAD,BLD・・と共に
変動値がDMACに転送される。
格納されると、FIFO204から転送要求を表す出力が発生
し、DMAC21に対しDMA要求を発生する。DMAC21はそのDMA
要求を受け取ると、バスの占有をCPU22に対し要求し
て、バスを占有すると、DAR215により指示されたメモリ
23の第１ディスクリプタ230からMADとBLD（バッファレ
ングスディスクリプタ）および変動値（ｌ）の各データ
を取り出してレジスタMAR211、BLR212および変動値レジ
スタ214に転送する。この時、DMAC21のセレクタ217は受
信フレームのデータを最初の受信バッファに転送するの
で、チェーニング指示が出されてないためアドレスバス
にはMAR211のアドレスをそのまま出力する。こうして、
受信バッファ231にフレーム受信部20のFIFO204に格納さ
れたデータが順次転送されて、格納可能な領域全部にデ
ータが格納されるとそのコマンドが終了し、引き続き受
信されるデータを転送するためにコマンドチェーニング
が実行され、次の第２ディスクリプタ232から最初の場
合と同様に各ディスクリプタデータMAD,BLD・・と共に
変動値がDMACに転送される。
DMAC21ではこの時、セレクタ217にチェーニング指示
信号が入力されるので、減算器216の出力を選択してシ
ステムバス24内のアドレスバスに出力される。したがっ
て、チェーニングによりDMA転送が開始されると受信バ
ッファ233の本来の先頭アドレスより変動値ｌだけ戻っ
たアドレス位置から順次受信データが格納される。
信号が入力されるので、減算器216の出力を選択してシ
ステムバス24内のアドレスバスに出力される。したがっ
て、チェーニングによりDMA転送が開始されると受信バ
ッファ233の本来の先頭アドレスより変動値ｌだけ戻っ
たアドレス位置から順次受信データが格納される。
第３図は本発明による受信データの転送動作例であ
る。
る。
この場合、ディスクリプタ１により受信バッファの
斜線部へのデータ転送が行われ、続いてチェーニングに
よりディスクリプタ２により受信バッファの斜線部に
示す領域にデータが転送される。さらにチェーニングが
実行され、ディスクリプタ３により受信バッファの斜
線部に示す領域にデータが転送されてフレームが終了し
たものである。この場合、次に新たなフレームを受信す
ると、ディスクリプタ３のNDAにより指示されたディス
クリプタ４のMAD（メモリアドレスディスクリプタ）に
より指示される本来の先頭アドレスから受信データが格
納される。
斜線部へのデータ転送が行われ、続いてチェーニングに
よりディスクリプタ２により受信バッファの斜線部に
示す領域にデータが転送される。さらにチェーニングが
実行され、ディスクリプタ３により受信バッファの斜
線部に示す領域にデータが転送されてフレームが終了し
たものである。この場合、次に新たなフレームを受信す
ると、ディスクリプタ３のNDAにより指示されたディス
クリプタ４のMAD（メモリアドレスディスクリプタ）に
より指示される本来の先頭アドレスから受信データが格
納される。
［発明の効果］ 本発明によれば、コマンドチェーニングにおいて受信
バッファの領域全体を受信データの格納に使用すること
ができるのでメモリの使用効率を向上することができ
る。
バッファの領域全体を受信データの格納に使用すること
ができるのでメモリの使用効率を向上することができ
る。
第１図は本発明の原理構成図、第２図は実施例構成図、
第３図は本発明による受信データの転送動作例を示す
図、第４図は従来例の構成図である。 第１図中、 10:DMAC 11:アドレスバス 12:メモリ 13:ディスクリプタ 14:受信バッファ
第３図は本発明による受信データの転送動作例を示す
図、第４図は従来例の構成図である。 第１図中、 10:DMAC 11:アドレスバス 12:メモリ 13:ディスクリプタ 14:受信バッファ
フロントページの続き (72)発明者 森田 純恵 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 古賀 尚 神奈川県横浜市港北区新横浜３丁目９番 18号 富士通第一通信ソフトウェア株式 会社内 (72)発明者 山田 典子 神奈川県横浜市港北区新横浜３丁目９番 18号 富士通第一通信ソフトウェア株式 会社内 (72)発明者 塩満 勉 神奈川県横浜市港北区新横浜３丁目９番 18号 富士通第一通信ソフトウェア株式 会社内 (56)参考文献 特開 昭56−88532（ＪＰ，Ａ)
Claims (1)
- 【請求項１】回線からのフレームを受信するフレーム受
信部が，所定ビット数の受信データを受信する毎にDMAC
に対し受信バッファへの転送要求を発生し,DMACはメモ
リ内の一定容量の複数の受信バッファのそれぞれに対応
して設定された，各受信バッファの先頭アドレスと次の
ディスクリプタのアドレスとを含むディスクリプタを取
り出して，先頭の受信バッファへのデータ転送を行っ
て，受信フレームの長さが先頭の受信バッファの容量を
越えると，ハードウェア自律でチェーニングされたコマ
ンドを実行して受信データを後続の受信バッファへ順番
にDMA転送するデータ受信方式において， 前記各受信バッファに対応する前記各ディスクリプタ中
に，受信フレームの上位レイヤにおける必要な制御情報
を格納するための領域の長さを表す変動値の格納部を設
け，前記各ディスクリプタ内に格納された前記受信バッ
ファの先頭アドレスの値として受信バッファの先頭から
前記変動値だけシフトした値に設定し， 前記DMACは，受信データの転送先である受信バッファの
アドレスを発生する変動手段を備え， 前記変動手段は前記ディスクリプタから取り出した前記
受信バッファの先頭アドレスの値か，または前記受信バ
ッファの先頭アドレス値から前記ディスクリプタの変動
値の格納部から取り出した変動値を減算して得られた値
の何れかを，チェーニング指示の無しか有りに応じて切
替えられ， チェーニング指示が有る場合は受信バッファの前記変動
値の領域から受信データを格納し，チェーニング指示が
無い場合は前記変動値の領域の次のアドレスから受信デ
ータを格納することを特徴とするデータ受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064603A JP2602946B2 (ja) | 1989-03-16 | 1989-03-16 | データ受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064603A JP2602946B2 (ja) | 1989-03-16 | 1989-03-16 | データ受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02242461A JPH02242461A (ja) | 1990-09-26 |
| JP2602946B2 true JP2602946B2 (ja) | 1997-04-23 |
Family
ID=13262999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064603A Expired - Fee Related JP2602946B2 (ja) | 1989-03-16 | 1989-03-16 | データ受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602946B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760423B2 (ja) * | 1984-12-24 | 1995-06-28 | 株式会社日立製作所 | データ転送方式 |
-
1989
- 1989-03-16 JP JP1064603A patent/JP2602946B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02242461A (ja) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0797335B1 (en) | Network adapter | |
| US6308218B1 (en) | Address look-up mechanism in a multi-port bridge for a local area network | |
| US5778180A (en) | Mechanism for reducing data copying overhead in protected memory operating systems | |
| EP0674276B1 (en) | A computer system | |
| US5884040A (en) | Per-packet jamming in a multi-port bridge for a local area network | |
| JP3819484B2 (ja) | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 | |
| JP2720957B2 (ja) | パケット・バッファ装置 | |
| US5758075A (en) | Multimedia communication apparatus and methods | |
| EP0459758A2 (en) | Network adapter having memories configured as logical FIFOs to transmit and receive packet data | |
| JPH0685842A (ja) | 通信装置 | |
| US6301256B1 (en) | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network | |
| US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| US6157951A (en) | Dual priority chains for data-communication ports in a multi-port bridge for a local area network | |
| JP2602946B2 (ja) | データ受信方式 | |
| JPH07111507A (ja) | データ受信方式及び通信制御装置 | |
| JP2546743B2 (ja) | 音声およびデータのためのパケット／高速パケット交換機 | |
| JP2738314B2 (ja) | Ｎ＋１冗長構成回線制御装置の切替方式 | |
| JP2574455B2 (ja) | フレーム受信方式 | |
| JPH1023101A (ja) | データ転送インタフェース回路及びデータ転送方法 | |
| JP2000259523A (ja) | データ転送装置、ｌａｎ通信システム及びデータ転送方法 | |
| JPH06224918A (ja) | Ｌａｎ間接続装置 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPS61100049A (ja) | パケツト交換回線制御方式 | |
| JPH08102744A (ja) | 交換機、交換方法、およびネットワークシステム | |
| JPH05347620A (ja) | 中継装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |