SU1298803A1

SU1298803A1 - Полупроводниковое запоминающее устройство

Info

Publication number: SU1298803A1
Application number: SU853971329A
Authority: SU
Inventors: Олег Владимирович Росницкий; Владимир Николаевич Ковалев; Анатолий Иванович Савельев; Лев Владимирович Алексеев; Вильсон Нельсонович Степанян; Борис Борисович Кугутов; Тамара Николаевна Барановская; Игорь Николаевич Петропавловский
Original assignee: Предприятие П/Я Г-4677
Priority date: 1985-10-28
Filing date: 1985-10-28
Publication date: 1987-03-23

Abstract

Изобретение относитс к автомаги ко и вычислительной технике и может быть использовано при создании блоков посто нной пам ти. Целью изобретени вл етс повышение надежности работы устройства. Поставленна цель достигаетс за счет введени в устройство регистра 6 адреса, дешифратора 9, груипы 8 элементов П, элемента И 4, группы 10 элементов ПН, двух элементов ПЕ 5 и 7, мультиплексоров 1 1 п соответствующих св зей. (Л ГчЭ ас 00 о со

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при создании блоков пам ти.

Цель изобретени - повышение надежности устройства.

тываии . При считывании, одновременно с поступлением управл к)ш,их сигналов адреса на блоки 1 пам ти, на соответствующие входы регистра 6 адреса подаетс код адреса , а управл ющий сигнал поступает чеНа чертеже представлена функциональ- рез элемент НЕ 7 на один из входов регист- на схема полупроводникового запоминаю-ра 6. За счет этого даже после прекращеш .его устройства.ни подачи адреса на блоки 1 пам ти адрес

Полупроводниковое запоминающее уст-сохран етс . Затем этот адрес дешифрируройство содержит блоки 1 пам ти, первыеетс дещифратором 9, и управл ющий повходы которых вл ютс информационными 10 тенциал подаетс на один из входов каждо- входами 2 устройства, шифраторы 3, элементго элемента И 8 группы, на другие входы

И 4, первый элемент НЕ 5, регистр 6каждого из элементов И 8 группы поступает

адреса, второй элемент НЕ 7, группу эле-строб б-локировки выхода. За счет этого

ментов И 8, дешифратор 9, группу эле-через группу элементов НЕ 10 разрешаюментов НЕ 10, мультиплексоры 11.щий потенциал на выдачу числа подаетс

Устройство работает следующим обра- 5 только на один выбранный мультиплексор 11, зом.св занный с соответствующим блоком 1 паПри записи на первые входы блоков 1м ти.

пам ти поступает адрес записи числа. Затем на вторые входы блоков 1 пам ти и на входы шифраторов 3 поступает код чис- JQ ла. В это же врем на входы блоков пам ти 1 и на первый вход элемента И 4 подаетс строб управлени .

С выхода шифратора 3 код коррекции

Claims

Формула изобретени

Полупроводниковое запоминающее устройство , содержащее щифраторы, блоки пам ти первые, вторые, третьи входы которых вл ютс информационными входами

подаетс на третьи входы соответствующе- 25 устройства, четвертые входы блоков пам ти го блока 1 пам ти. Однако-запись коррек-соединены с выходами соответствующих шифтирующего кода может произойти, если нераторов, отличающеес тем, что, с целью

поступает управл ющий сигнал «блокиров-повышени надежности устройства, оно соки записи корректирующего кода.держит регистр адреса, дешифратор, группу

элементов И, элемент И, группу элеменВ этом случае с выхода элемента НЕ 5 ЗО тов НЕ, два элемента НЕ и мультиплек- подаетс сигнал на п тые входы блоков 1соры, первые входы которых соединены с

пам ти, разре1пающий запись в них кОррек-выходами соответствующих блоков пам ти,

тирующего кода. Это обеспечивает возмож-вторые входы - с выходами элементов НЕ

ность контрол тех частей блоков 1 пам -группы, входы которых соединены с выти , где хран тс коды коррекции за счетходами элементов И группы, первые входы

того, что по вл етс возможность сохра- 35 которых соединены с выходами дешифрато- нить код коррекции в накопител х от пре-ра, входы которого соединены с выходадыдущей записи, измен при этом код числа последующей записи, а затем, анализиру результат коррекции нового кода числа, определить правильность их функциоми регистра адреса, один из входов которого соединен с выходом первого элемента НЕ, другие входы регистра адреса, вторые входы элементов И группы, входы

нировани . Таким образом организован ап- элемента И, вход первого элемента НЕ и

паратныи контроль корректирующего кода, расщирена возможность контрол накопителей .

Надежность функционировани полупроводникового запоминающего устройства по- выщена и за счет особой организации счими регистра адреса, один из входов которого соединен с выходом первого элемента НЕ, другие входы регистра адреса, вторые входы элементов И группы, входы

элемента И, вход первого элемента НЕ и

элемента И, вход первого элемента НЕ и

входы шифраторов вл ютс информационными входами устройства, выход элемента И соединен с входом второго элемента НЕ, выход которого соединён с п тыми входами блоков пам ти, выходы мультиплексоров вл ютс выходами устройства.