SU845811A3 - Временной коммутатор - Google Patents

Временной коммутатор Download PDF

Info

Publication number
SU845811A3
SU845811A3 SU711708093A SU1708093A SU845811A3 SU 845811 A3 SU845811 A3 SU 845811A3 SU 711708093 A SU711708093 A SU 711708093A SU 1708093 A SU1708093 A SU 1708093A SU 845811 A3 SU845811 A3 SU 845811A3
Authority
SU
USSR - Soviet Union
Prior art keywords
memory
incoming
channel
read
address
Prior art date
Application number
SU711708093A
Other languages
English (en)
Inventor
Ле Руа Ги
Original Assignee
Сосьете Ланнионез Д ,Электроникэ Компани Эндюстриель Дэ Телекоммю-Никасьон Сит-Алкатель (Фирма)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR7033980A external-priority patent/FR2106651A5/fr
Priority claimed from FR7104655A external-priority patent/FR2126579A6/fr
Application filed by Сосьете Ланнионез Д ,Электроникэ Компани Эндюстриель Дэ Телекоммю-Никасьон Сит-Алкатель (Фирма) filed Critical Сосьете Ланнионез Д ,Электроникэ Компани Эндюстриель Дэ Телекоммю-Никасьон Сит-Алкатель (Фирма)
Application granted granted Critical
Publication of SU845811A3 publication Critical patent/SU845811A3/ru

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/18Time-division multiplex systems using frequency compression and subsequent expansion of the individual signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H04J3/0629Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08Time only switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

(54) ВРЕМЕННОЙ КОММУТАТОР Изобретение относитс  к электросв зи и может использоватьс  в системах взаимного соединени  многоканальных цифровых св зей. Известен временной коммутатор, содержащий последовательно соединенные входную .многоканальную систему, блок буферной пам ти и выходную многоканальную систему, а также- генератор входных маркеров и генератор выходных маркеров TQ. Однако известный временной коммутатор  вл етс  довольно сложным устройством . Цель изобретени  - упрощение временного коммутатора путем уменьшени  емкости буферной пам ти и исключени  устройств синхронизации кодовых групп импульсов в многоканальных системах. Дл  3TOto во временной коммутатор содержащий последовательно соединенные входную многоканальную систему, блок буферной пам ти и выходную много канальную систему, а также генератор входных маркеров и генератор выхо, маркеров, введены преобразователь входных маркеров, преобразователь выходных маркеров, адресный блок писи и адресный блок считывани , этом выход, генератора входных мар ров через последовательно соедине преобразователь входных маркеров адресный блок записи подключен к му из управл ющих входов блока 6yd ной пам ти, к другому управл ющем входу которого подключен выход ге ратора выходных маркеров через по довательно соединенные преобразов выходных маркеров и адресный блок тывани , причем управл ющие входы преобразовател  входных маркеров л ютс  входами ввода номеров вход каналов и адресов, управл ющие ВХ преобразовател  выходных маркеров  вл ютс  входами ввода номеров вы ходных каналов и адресов, а управ, вще входы генераторв входных и вы содных маркеров  вл ютс  входами син сросигналов .
38
На чертеже приведена структурна  электрическа  схема временного коммутатора .
Временной коммутатор содержит входную многоканальную систему 1 ,-6лок 2 .буферной пам ти,выходную много- .. канальную систему 3, генератор 4 входных MapKeitoB, .генератор 5 выходных маркеров, преобразователь 6 входных маркеров, преобразователь 7 выходных MapfcepoB, адресный блок 8 записи, адресный блок 9 считывани .
Временной крммутатор работает слв дукшщм образом.
Блок 2 имеет цепь 10 записи, соедийенную со входной многоканальной системой 1, пам ть 11, образованную к словами из X двоичных элементов каждое, и цепь 12 считывани , соединенную с выходной.многоканальной системо 3.Каждое слово пам ти 11 доступно одной из цепей 10 и 12 записи или считывани  благодар  установленному дл  него маркеру К 1.
Генератор 4 вьщает маркеры & под контролем синхрогенератора hg и синхросигнала , соответствующих входной многоканальной системе 1 . В данном случай маркеры  вл ютс  пор дковыми номерами временных каналов входной многоканальной системы 1.
Генертор 5 выдает маркеры 5 под контролем синхрогенератора hg и синхросигнала Jg , соответствующих выходной многоканальной система 3, маркеры  вл ютс  пор дковыми номерами временных каналов выходной многоканальной системы 3.
Преобразователь 6 образован цепь-/ 13 записи, соединенной с внешними органами управлени  временного коммутатора , пам тью 14, емкостью е слов к  чеек пам ти, цепью 15 считывани ,цепью;16 адресации запит си, соединенной с указанными внешними органами управлени , и цепью 17 адресации считывани -.
Преобразователь 7 образован цепью
18записи, соединенной с указанной внешними органами управлени , пам тью
19емкостью S слов из f2j.
к пам ти, цепью 20 считывани , цепью 21 адресации записи, соединенной с указанными внешними органами .управлени , и цепью 22 адресации считывани .
Указанные внешние органы управлеjmflf  вл ютс  счетно-вычислительные машинами, обеспечивающими управление
I4
запросами на соединение, исход щими из многоканальных систем 1 и 3, соединенных с системой, в которую входит временной коммутатор (этими органами  вл ютс , например, многодорожечные записывающие устройства, ценральные установки управлени  и т.д.).
При каждом запросе соединени  между вход щим каналом Е; и исход щим каналом Sx эти счетно-вычислительные машины выбирают дл  соединени  E-jS/j свободное слово Kg в блоке 2 буферной пам ти Kg и выполн ют операции маркировки соединени , а именно , с одной стороныг, записи в пам ти 14 преобразовател  6 через посредство цепи 13 записи и под контролем цепи 16 адресации записи, возбуждаемой адресом Е- , адреса Kg, который оказьшаетс  таким образом, накопленным в слове Е пам ти 14 и, с другой стороны считьшани  в пам ти 19 преобразовател  7 через цепь 18 записи и под контролем цепи 21 адресации записи, возбу одаемой Sj этого же адреса Kg , который накапливаетс  в слове Si пам ти 19.
I - .
Сразу же пссле выполнени  операции маркировки временной коммутатор преходит в автоматический режим работы: генератор 4 входных маркеров вызьшает через цепь 16 адресации преобразовател  6 считывание слова Е|, сдержащего в пам ти 14, что производитс  циклически и синхронно с каналом Е. входной многоканальной системы 1, котора  направл ет передаваемую информацию в канал 6, выходной многоканальной системы 3, цепь 1Д считьтани  преобразовател  6 вы-. дает тогда адрес КЙ, который возбуждает адресный блок 8 записи и вызывает накопление в пам ти 11 информации в слове К& блока 2 буферной пам ти через цепь записи 10.
Генератор 5 развертьшает аналогичным образом пам ть 19 преобразотел 7, котора  при прохождении маркера Sj вьщает адрес КВ, который через адресный блок § считывани  включает считьшание слова KB, содержащегос  в пам ти 11 блока 2 буферной пам ти и, таким образом, ранее записанна  информаци  передаетс  по выходной многоканальной системе 3 через ц,епь 12 считывани  блока 2 буферной пам ти,что производитс  синхронно с прохождением канала, Sj соогветст58
вующего указанной выходной многока нальной системе 3.
По окончании соединени  органы управлени  выполн ют освобождение соединени , стира  способом, уже описанным дл  считывани  пам тей 14 и 19 преобразователей 6 и 7, и способом записи нул  адреса, ранее записанные в пам ти 14 и 19 преобразовтелей 6 и 7, адрес КС не содержитс  более в преэбразова;тел х 6 и 7, и соединение обрываетс . ,

Claims (1)

1. Патент СССР № 485611 кл. Н 04 М 3/22, 17.1I.69(прототиН).
SU711708093A 1970-09-18 1971-09-17 Временной коммутатор SU845811A3 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7033980A FR2106651A5 (ru) 1970-09-18 1970-09-18
FR7104655A FR2126579A6 (ru) 1971-02-11 1971-02-11

Publications (1)

Publication Number Publication Date
SU845811A3 true SU845811A3 (ru) 1981-07-07

Family

ID=26215948

Family Applications (1)

Application Number Title Priority Date Filing Date
SU711708093A SU845811A3 (ru) 1970-09-18 1971-09-17 Временной коммутатор

Country Status (13)

Country Link
US (1) US3999162A (ru)
JP (1) JPS5437452B1 (ru)
AU (1) AU462853B2 (ru)
BE (1) BE772210A (ru)
CA (1) CA952613A (ru)
CH (1) CH570092A5 (ru)
CS (1) CS152972B2 (ru)
DD (1) DD95402A5 (ru)
ES (1) ES395213A1 (ru)
GB (1) GB1369685A (ru)
HU (1) HU164841B (ru)
IT (1) IT939820B (ru)
SU (1) SU845811A3 (ru)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2455837A1 (fr) * 1979-05-04 1980-11-28 Cit Alcatel Logique de commande d'une unite de raccordement de multiplex dans un central de commutation temporelle
US4390943A (en) * 1979-12-26 1983-06-28 Honeywell Information Systems Inc. Interface apparatus for data transfer through an input/output multiplexer from plural CPU subsystems to peripheral subsystems
US5892932A (en) * 1995-11-21 1999-04-06 Fore Systems, Inc. Reprogrammable switching apparatus and method
US8396052B1 (en) * 2000-07-20 2013-03-12 Alcatel Lucent Apparatus and method for synchronous and asynchronous switching of internet protocol traffic

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3300763A (en) * 1963-08-20 1967-01-24 Ibm Message exchange system utilizing time multiplexing and a plurality of different sized revolvers
US3331055A (en) * 1964-06-01 1967-07-11 Sperry Rand Corp Data communication system with matrix selection of line terminals
FR1500784A (fr) * 1966-01-04 1967-11-10 Ibm France Procédé et dispositif de recherche de chemin libre dans un réseau de commutation
US3436733A (en) * 1966-05-23 1969-04-01 Stromberg Carlson Corp Supervisory control register buffer

Also Published As

Publication number Publication date
AU462853B2 (en) 1975-07-10
CH570092A5 (ru) 1975-11-28
GB1369685A (en) 1974-10-09
BE772210A (fr) 1972-03-08
CA952613A (en) 1974-08-06
HU164841B (ru) 1974-04-11
DD95402A5 (ru) 1973-02-05
JPS5437452B1 (ru) 1979-11-15
ES395213A1 (es) 1974-10-01
CS152972B2 (ru) 1974-02-22
AU3361671A (en) 1973-03-22
US3999162A (en) 1976-12-21
IT939820B (it) 1973-02-10

Similar Documents

Publication Publication Date Title
EP0150940B1 (en) Data format converter
KR880009521A (ko) 디지탈 메모리 시스템
NO151345B (no) Tidsposisjonsmultippel for et tidsmultiplekssystem til gjennomkobling av digitale, saerlig deltamodulerte informasjonssignaler
JPS6123717B2 (ru)
SU845811A3 (ru) Временной коммутатор
KR920009123A (ko) 셀 스위치
US3739354A (en) Variable capacity memory
JPS5814120B2 (ja) 時分割交換センタ用信号転送方式
SU1462335A1 (ru) Устройство дл обмена информацией
SU832755A1 (ru) Устройство дл приема и передачиСигНАлОВ и СиСТЕМАХ C иМпульСНО- КОдОВОй МОдул циЕй
JPS6219120B2 (ru)
SU1506584A1 (ru) Устройство дл асинхронной коммутации цифровых сигналов
SU1656541A1 (ru) Система пр мого доступа к общей пам ти
SU1295451A1 (ru) Буферное запоминающее устройство
SU1035825A1 (ru) Устройство дл передачи дискретной информации
SU559465A1 (ru) Устройство дл селекции информационных каналов
SU1084896A1 (ru) Буферное запоминающее устройство
SU1069000A1 (ru) Запоминающее устройство
SU705695A1 (ru) Асинхронный пространственный коммутатор
SU1399770A1 (ru) Устройство дл поиска информации в пам ти
SU560228A1 (ru) Устройство дл передачи информации из основной пам ти в каналы ввода-вывода
SU1517141A2 (ru) Многоканальное устройство дл передачи и приема дискретной информации
SU1160472A1 (ru) Буферное запоминающее. устройство
SU1249583A1 (ru) Буферное запоминающее устройство
SU580584A1 (ru) Запоминающее устройство