SU1462335A1

SU1462335A1 - Устройство дл обмена информацией

Info

Publication number: SU1462335A1
Application number: SU874295117A
Authority: SU
Inventors: Василий Васильевич Соколов; Юрий Иванович Сорокин
Original assignee: Войсковая Часть 25840
Priority date: 1987-08-10
Filing date: 1987-08-10
Publication date: 1989-02-28

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных машинах , в многомашинных вычислительных системах, в локальных сет х обмена данными и в системах обмена данными между ЭВМ и абонентами. Целью изобретени вл етс повышение быстродействи . Устройство состоит из М каналов , каждый из которых содержит блок элементов И-ИЛИ, блок элементов И, информационный регистр, три элемента И, элемент ИЛИ-НЕ, элемент задержки . 1 ил,

Description

1

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных машинах , в многомашинных вычислительных системах, в локальных сет х обмена данными и в системах обмена данными между ЭВМ и абонентами.

Целью изобретени вл етс повышение быстродействи устройства.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит блок ,1 элементов И-ИЛИ, информационный регистр 2, элементы И 3-5, блок 6 элементов И, элемент ИЛИ-НЕ 7, элемент 8 задержки в каждом из М каналов 9, входы 10-13 и выходы 14,

Сущность работы утройства состоит в том, что кажда К- ЭВМ может записывать информацию в любой свободный регистр. Записанна информаци непрерывно циркулирует в регистрах 2, причем при наличии 1 в К-м разр де регистра 2 осуществл етс считывание информации К-й ЭВМ.

.Функционирование устройства осуществл етс в результате поступлени циклической последовательности из трех синхроимпульсов, осуществл ющих: СИ 1 - запись и считывание информации; СИ 2 - перепись информации из i-ro регистра в (1+)-й, а из М-го регистра - в первый; СИ 3 - стирание информации в тех регистрах, где все М адресных разр дов установлены в состо ние

С/)

О,

4 Oi

Од

со ел

Поскольку запись информации осуществл етс только при условии нахождени всех М адресных разр дов в состо нии О, то принципиально невозможно считывание и запись информации в любом из каналов устройства одновременно.

Устройство работает следующим образом .

1462335

В исходном состо нии регистры 2 всех каналов установлены в состо ние 0, На выходах элементов ИЛИ-НЕ 7 сформированы раэрешающие потенциалы, При подаче., тактового импульса на вход 10 он через открытые элементы И 3 подаетс на вторые тактовые входы бло- KCtB элементов И-НЕ 1, осуществл занала (1 1, М) вл ютс входом и выходом устройства дл подключени со- ответсвенно к информационным выходу и входу i-й ЭВМ, первый и второй тактовые входы i-ro канала вл ютс соответственно первым и вторым тактовыми входами устройства, второй информационный вхсд i-ro канала соедипись информации от каждой ЭВМ и соот- ю вторым информационным выходом

(i-1)-го канала, второй информационве|тствующие регистры 2, Поступающие с4 входа 11 устройства такто- в4е импульсы подаютс на первые тактовые входы блоков элементов 1, осуществл перепись информации из i-ro регистра в (Ч+О-й, а из М-го регистра - в первый. Поступающие далее с входа 10 последующие тактовые импульсы, п|5ойд элементы. И 3 и 4, раз- м(ещающие или запрещающие запись - И съем информации, осуществл ют (или не осуществл ют).запись информации из К-й ЭВМ в любой свободный регистр или считывание, если в К-м регистре записан код I и номер регистра совпадает с номером ЭВМ, причём при считывании информации в адресной части соответствующего регистный вход первого канала соединен с вторым инфо рмационным выходом М-го канала, при этом каждый канал содер Е жит блок элементов И-ИЛИ, блок элементов И, информационный регистр, два элемента И, причем первый и второй информационные входы блока элементов И-ИЛИ вл ютс соответственно

2p первым и вторым информационными входами канала, информационный выход блока элементов И вл етс первым информационным выходом канала, адресные и информационные разр дные выхо25 ды информационного регистра образуют второй информационный выход канала, первый вход первого элемента И соединен с первым входом второго элемента И и вл етс первым тактовым вхо35

40

ра 2 осуществл етс обнуление разр - Q дом канала, первый тактовый вход бло- да, ..соответствующего номеру адресата, путем задержки импульса с выхода элемента И 4 элементом 8 задержки,

Как и в устройстве-прототипе перепись информации из регистра в регистр О1существл етс парафазным колом, При з аписи информации обычным кодом ис- Пользуют с тактовые импульсы, посту- пакхцие с входа 12, которые подаютс на первые входы элементов И 5, на вторые входы которых подаютс разрешающие потенциалы с выходов соответствующих элементов ИЛИ-НЕ 7, если информаци передана всем адресатам, 1Гактовые импульсы, пройд элементы И 3, подаютс на входы установки в нулевое состо ние разр дов соответству- регистра. При записи информации парафазным кодом, как в у стройст- :ае-прототипе, тактовые импульсы, пос- гупающие со входа 12, не используютс , а элемент И 5 оказываетс ным.

50

ка элементов И-ИЛИ вл етс вторым тактовым входом канала, при этом выход второго элемента И соединен с тактовым входом блока элементов И, информационные входы которых соединены с информационными разр дными выходами информационного регистра, информационные входы которого соединены с информационными выходами блока элементов И-ИЛИ, отличающеес тем, что, с целью повышени быстродействи устройства, в каждый канал введены третий элемент И, элемент ИЛИ-НЕ и элемент задержки, причем тре- тий тактовый вход i-ro канала вл етс третьим тактовым входом устройства, при этом в каждом канале первый вход третьего элемента И вл етс третьим тактовым входом канала, выход третьего элемента И соединен с установочным входом информационного регистра, адресные разр дные .выходы которого соединены с входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом третьего элемента И и с вторым входом первого элемента И, выход которого соединен с вторым тактовым входом блока элементов И-ИЛИ, i-й адресный разр дный выход информационноФормула изобретени

Устройство дл обмена информацией, содержащее М каналов, причем первые информационные вход и выход i-ro канала (1 1, М) вл ютс входом и выходом устройства дл подключени со- ответсвенно к информационным выходу и входу i-й ЭВМ, первый и второй тактовые входы i-ro канала вл ютс соответственно первым и вторым тактовыми входами устройства, второй информационный вхсд i-ro канала соединый вход первого канала соединен с вторым инфо рмационным выходом М-го канала, при этом каждый канал содержит блок элементов И-ИЛИ, блок элементов И, информационный регистр, два элемента И, причем первый и второй информационные входы блока элементов И-ИЛИ вл ютс соответственно

первым и вторым информационными входами канала, информационный выход блока элементов И вл етс первым информационным выходом канала, адресные и информационные разр дные выходы информационного регистра образуют второй информационный выход канала, первый вход первого элемента И соединен с первым входом второго элемента И и вл етс первым тактовым вхо5

0

Q дом канала, первый тактовый вход бло-

0

5

ка элементов И-ИЛИ вл етс вторым тактовым входом канала, при этом выход второго элемента И соединен с тактовым входом блока элементов И, информационные входы которых соединены с информационными разр дными выходами информационного регистра, информационные входы которого соединены с информационными выходами блока элементов И-ИЛИ, отличающеес тем, что, с целью повышени быстродействи устройства, в каждый канал введены третий элемент И, элемент ИЛИ-НЕ и элемент задержки, причем тре- тий тактовый вход i-ro канала вл етс третьим тактовым входом устройства, при этом в каждом канале первый вход третьего элемента И вл етс третьим тактовым входом канала, выход третьего элемента И соединен с установочным входом информационного регистра, адресные разр дные .выходы которого соединены с входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом третьего элемента И и с вторым входом первого элемента И, выход которого соединен с вторым тактовым входом блока элементов И-ИЛИ, i-й адресный разр дный выход информационно51462335

го регистра соединен с вторым входом выход которого соединен с i-ым уста- второго элемента И, выход которогоновочным разр дным входом информацисоединен с входом элемента задержки,онного регистра.

Claims

Формула изобретения

Устройство для обмена информацией, содержащее М каналов, причем первые информационные вход и выход i-ro ка10 первым и вторым тактоустройства, второй инвхсд i-ro канала соедиинформационным выходом , второй информационпервого канала соединен с

1462335 ⁴ нала (i = l, М) являются входом и выходом устройства для подключения соответсвенно к информационным выходу и входу i-й ЭВМ, первый и второй тактовые входы i-ro канала являются соответственно выми входами формационный нен с вторым ( i-1) -го канала ный вход вторым информационным выходом М-го канала, при этом каждый канал содержит блок элементов И-ИЛИ, блок элементов И, информационный регистр, два элемента И, причем первый и второй информационные входы блока элементов И-ИЛИ являются соответственно первым и вторым информационными входами канала, информационный выход блока элементов И является первым информационным выходом канала, адресные и информационные разрядные выходы информационного регистра образуют второй информационный выход канала, первый вход первого элемента И соединен с первым входом второго элемента И и является первым тактовым входом канала, первый тактовый вход блока элементов И-ИЛИ является вторым тактовым входом канала, при этом выход второго элемента И соединен с тактовым входом блока элементов И, информационные входы которых соединены с информационными разрядными выходами информационного регистра, информационные входы которого соединены с информационными выходами блока элементов И-ИЛИ, отличающееся тем, что, с целью повышения быстродействия устройства, в каждый канал введены третий элемент И, элемент ИЛИ-HE и элемент задержки, причем третий тактовый вход i-ro канала является третьим тактовым входом устройства, при этом в каждом канале первый вход третьего элемента И является третьим тактовым входом канала, выход третьего элемента И соединен с установочным входом информационного регистра, адресные разрядные .выходы которого соединены с входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом третьего элемента И и с вторым входом торого входом ресный пер во го элемента И, выход косоединен с вторым тактовым блока элементов И-ИЛИ, i-й ад· разрядный выход информационно5 го регистра соединен с вторым входом второго элемента И, выход которого соединен с входом элемента задержки, выход которого соединен с i-ым установочным разрядным входом информационного регистра.