SU858109A1 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройство Download PDFInfo
- Publication number
- SU858109A1 SU858109A1 SU802868359A SU2868359A SU858109A1 SU 858109 A1 SU858109 A1 SU 858109A1 SU 802868359 A SU802868359 A SU 802868359A SU 2868359 A SU2868359 A SU 2868359A SU 858109 A1 SU858109 A1 SU 858109A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- inputs
- information
- recording
- signal
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
Изобретение относигс к области вычислительной технике, а именно к запоми нающим устройствам электронных вычислительных машин и может быть использовано при построении буферных устройст хранени информации в системах дискрет ной техники. Известно запоминающее устройство, содержащее поразр дно соединенные регистры , схемы управлени перезаписью по числу регистров, коммутатор, переклю чатель, элемент ИЛИ 11. Недостатком этого устройства вл етс сложна схема при сравнительно Малом объеме пам ти, что усложн ет аппаратурную реализацию устройства. Известно также буферное запоминающее устройство, содержащее регистры хр нени чисел, элементы И, управл ющий двухтактный регистр сдвига, в каждом разр де которого основной и вспомогател ный триггеры соединены через элементы И Г21. Недостатком этого устройства вл етс сложна скема управлени перезаписью, требующа наличие многотактной системы управлени перезаписью. Наиболее близким по технической сущности к предлагаемому устройству вл етс запоминающее устройстве, содержащее регистры, выполненные йа элементах ИЛИ и JK -триггерах, Р - входы которых в каждом регистре соединены между собой и подключены к установочному входу регистра, а информационные входы J и К соединены с выходами элементов И соответствующих: узлов записи, выполненных на элементах И и НЕ, единичные выходы JK -триггеров каждого регистра, кроме последнего, соединены с информационными входами соответствующего узла записи, а выходы последнего регистра подключены ко входам приемно-регистрирующего блока Гз. Недостатком данного устройства вл етс то, что оно не обеспечивает непрерывного режима передачи информации с ройства на медленнодействующее приемно-регистрирующее устройство, что существенно снижает быстродействие канала обмена между вычислительным устройством и приемно-регистрирующим устройством . Цель изобретени - расширение области применени устройства аа счет обеспечени непрерЬшного режима приема и выцачи информации, например, с быстродействующего вычислительного устройства на медленнодействующее приемно-регистрирующее устройство. Указанна цель достигаетс тем, что в буферное запоминающее устройство, содержащее блоки записи, выходы которых соединены с информационными входами ре гистров, информационные выходы каждого из регистров, кроме последнего, соединены с информационными входами каждого из последующих блоков записи, шины записи и перезаписи, информационные входы первого блока записи вл ютс входами устройства, а выходы последнего регистра вл ютс выходами устройства, ввеце- ны элементы И, ИЛИ и НЕ. При этом вход элемента НЕ подключен к шине записи и к первому входу первого элемен- та ИЛИ, выход которого соединен с управ л ющим входом первого блока записи. Вы- ход элемента НЕ подключен к первому входу первого элемента И, второй вход которого подключен к шине перезаписи, а выхоц соединен со вторым входом первого элемента ИЛИ, с первыми входами ВТОрых элементов И и с первым входом Vpeтьего элемента И, второй вход которого подкл,ючен к маркерному выходу последнего регистра, а выход соединен с управл ющим входом последнего блока записи и со вторыми входами вторых элементов ИЛИ, первые входы которых подключены к выходам соответствующих вторых элементов И, а выходы - к управл ющим входам соответствующих блоков записи. Вторые вхоаы вторых элементов И соединены с маркерными выходами соответствующих регистров. Каждый регистр предлагаемого устройства содержит Tk -триггеры и элемен ты ИЛИ, причем входы элементов ИЛИ соединены с информационными входами ре гистра, Т -входами и К -входами JK триггеров соответственно, а выходы со - строби| ующими Ср -входами Jk -триггеров , единичные выходы которых вл ютс информационными выходами регистра. ра вл етс маркерным выходом регистра . R -входы всех Jk -триггеров подключены к установочному входу регистра. Каждый блок записи предлагаемого устройства содержит элемент И и НЕ, причем входы элементов НЕ соединены с информационными входами блока записи и первыми входами соответствующих первых элементов И, а выходы - с первыми входами соответствующих вторых элементов И. Вторые входы элементов И подключены к управл ющему входу блока записи . Выходы элементов И подключены к соответствующим выходам блока. На чертеже представлена блочна схема предлагаемого устройства, содержащего , например, четыре регистра, обеспечивающих прием, хранение и передачу трехразр дных чисел. Буферное запоминающее устройство содержит регистры 1.1-1.4, выполненные на элементах ИЛИ 2.1-2.3 и JK -триггерах 3.1-3.3, блоки 4.1-4.4 записи, выполненные на элементах И 5.1-5.6 и НЕ 6.1-6.3, приемно-регистрирующий блок 7, дополнительные элементы И 8- 11, ИЛИ 12-14, НЕ 15, информационные входы 16.1-16.3, шину 17 записи. шину 18 перезаписи, R -входы Тk -триггеров 3.1-3.3 в каждом регистре 1.11 .4 соединены между собой и подключены к установочному входу регистра 1.1-1.4, информационные входы 3 и К соединены с выходами элементов И 5.1-5.6 соответствующих блоков 4.1-4.4 записи, еди- i ничные выходы JK -триггеров 3.1-3.3 каждого регистра, кроме последнего 1.4 соединены с информационными входами соответствующего блока 4.1-4.4 записи. а выходы последнего регисгра 1.4 подключены ко входам приемно-регистрирующего блока 7,в каж ом блоке 4.1-4.4 записи выход каждого элемента НЕ 6.1- 6.3 соединен с первым входом четного элемента И 5.2, 5.4 и 5.6, вход каждого элемента НЕ 6.1-6.3 подключен к первому входу нечетного элемента И 5.1, 5.3 и 5.5, а вторые входы элементов И 5.1-5.6 соединены с управл ющим входом блока 4.1-4.4 записи, в каждом регистре 1.1-1.4 входы каждого элемента ИЛИ 2.1-2.3 соединены соответственно с информационными входами О и К каждого СГК -триггера 3.1-3.3, а выход каждого элемента ИЛИ 2.1-Р.З подключен к стробирующему входу Ср каждого J к триггера 3.1-3.3, первый вход пе|.)Во1о
дополнительного элемента ИЛИ 12 подключен к шине 17 записи, а выход соединен с управл ющим входом первого блока 4.1 записи, шииа 18 перезаписи подключена к первому входу первого дополнигел кого элемента И 8, второй вход которого через элемент НЕ 15 подключен к шине 17 записи, выход первого дополнительно- го элемента И 8 соединен с первыми входами вторых дополнительных элеменгов И 9 и 10, третьего элемента И 11 и вторым входом первого дополнительного элемента ИЛИ 12, вторые входы вторых дополнительных элементов И 9 и 1О соединены с нулевыми выходами последних JK -триггеров 3.3 второго третьего регистров 1.2 и 1.3 соответственно, а . выход вторых дополни тел элементов И 9 и 1О подключены к первым входам вторых дополнительных элементов ИЛИ 13 и 14 соответственно. Нулевой выход последнего JK -триггера последнего регистра 1.4 соединен со вторым входом третьего дополнительного элемента И 11 выход которого подключен ко вторым вхо дам вторых дополнительных элементов ИЛИ 13 и 14, а также к управл ющему входу четвертого блока 4.4 записи. Выход вторых дополнительных элементов ИЛИ 13 и 14 соединены с управ/г кзэдимн входами второго блока 4.2 и третьего блока 4.3 записи соответственно. Управл ющий выход приемно-регистрирующего блока 7 подключен к установочному вкоду последнего регистра 4.4.
Перед началом работы устройства схема приводитс в исходное состоание, в результате че го Т К -триггеры 3.1-3.3 всех регистров 1.1-1.4 будут находитьс в нулевом состо нии.
После этого схема готова к работе.
Дл обеспечени непрерьтного режима передачи информации с быстродействующего вычислительного устройства на медленнодействующее приемно-регистрирующее устройство количество приемных регистров в данном буферном запоминающем устройстве определ етс из соотношени
(v.,-Va),
где п - общее количество регистров, необходимых цл обеспечени непрерывного режима передачи информации;
Т - врем передачи информации из вычислительного устройства;
V- - скорость передачи информации из вычислительного устройства.
т.е. количество слов, передаваемых в единицу времени; Vn - скорость приема информации приемно-регистрирующим блоком, т.е. количество слов, принимаемых в единицу времени; СьП - количество регистров, необходимых дл компенсации времени, затраченной на перезапись информации с первого приемного регистра в последний, которое составл ет 5-1О% от общего Количества регистров.
Устройство работает следующим образом .
На входы 16.1-16.3 поступает первое 3-разр дное число, которое затем поступает на первые входы нечетных элементов И 5.1, 5.3 и 5.5 первого блока 4.1 записи в пр мс коде и четных элементов И 3.2, 3.4 и 3.6 в обратном коде . Поступающее информационное слово сопровождаетс сигналом записи, поступающим по шине 17 записи, который поступает на один из входов первого дополнительного элемента ИЛИ 12. Первый До полнительный элемент ИЛИ 12 срабатывает и выдает сигнал записи на управл ющий вход первого блока 4.1 записи, по которому, в зависимости от кода поступающего многоразр дного числа, открываютс определенные элементы И 5.1-5.6 первого блока 4.1 записи, и информаци поступает на информацисжные входы J и К и через апеманты ИЛИ 2.1-2.3 на стробирующие входы каждого JK -триггера аервого регистра 1.1. По заднему фронту сигнала записи первое информационное слово позвол ет на единичных выходах JK -триг-геров 3.1-3.3 первого регистра 1.1.
Сигнал записи, поступающей по шине 17 записи, через дополнительный элемент НЕ 15 запрещает работу вторых и третьего дополнительных элементов И 9-11, предотвраща запись ложной информации во все остальные регистры 1.2-1.4.
Claims (3)
- Каждое информационное слово, поступающее в устройство, сопровождаетс наличием признака, соответствующего единице в последнем разр де, так как передаваемое информационное слово может содержать и нулевую информацию, поэтому в каждом регистре последний JK -триггер 3.3 предНасзначен дл формировани признака , прин того информационного слова. В результате чего, после приема первого информационного слова послецний-ТК 7fiS триггер 3.3 первого регистра 1.1 будет находитьс в единичном состо нии. На этом заканчиваетс процесс записи перового информационного слова в первый ре гистр 1.1. Далее начинаетс процесс перезаписи прин того информационного слова из первого регистра 1.1 в последний регистр 1.4. Дл этого по шине 18 перезаписи поступает сигнал перезаписи, совпадающий по фазе с сигналом записи, но с частотой следовани на пор док выше, чем сигнал записи. Сигнал перезаписи поступает на первый вход первого дополнительного элемента И 8, на второй вход кого porD с элемента НЕ 15 поступает запрещающий сигнал записи, предотвращаю- шнй прохождение сигнала перезаписи в момент приема очередного информационно го слова. С выхода первого дополнитель- кого элемента И 8 сигнал перезаписи поступает на первые входы вторых и третьего допапнительных элементов И 9-11, которые подготовлены к работе сигналами поступающими с нулевых выходов послед- нихТК -триггеров 3.3 соответствующих регисгров. Сигналь( с выходов вторых дополнител ных элементов И 9 и 1О поступают на первые входы вторых дополнительных зле ментов ИЛИ 13 и 14 и далее на управл ющие входы соответствующих блоков 4.2 и 4.3 записи, а сигнал с выхода тре тьего дополнительного элемента И 11 по ступает на вторые входы вторых дополни- тельных элементов ИЛИ 13 и 14 и на управл ющий вход последнего блока 4.4 записи. Сигнал перезаписи с выхода первого йополнительного элемента И 8 через пбервый дополнительный элемент ИЛИ 12 поступает на управлшощий вход первого блока 4.1 записи. По сигналам, поступающим на управл ющае входы блоков 4.14 ,4 записи, открываютс элементы И 5.1-5.6 соответствующих блоков записи и первое информационное слово, наход щеес в первом регистре 1.1 поступает на информационные входы Т и К через элементы ИЛИ 2.1-2.3 на стробирующие входы каждого Jk. -триггера второго регистра 1,2. По заднему фронту сигнала перезаписи первое информационное слово переписываетс во второй приемный регистр 1.2, а в остальных регистрах 1.3 И 1.4 по заднему фронту сигнала переааписи происходит подтверждение нулевой информации, так как в третий регистр 1.3 переписываетс по заднему фронту 0в игнала перезаписи нулева информаци , аход ща с во втором-регистре 1.2, а четвертый регистр 1.4 -- нулева инфораци , наход ща с в г-ретьем регистре 1.3. Первый регистр 1.1 по заднему фрону сигнала перезаписи обнул етс , так ак на информационных входах 16.1-16.3 данный момент отсутствует входна инормаци . По приходу второго сигнала ерезаписи первое информационное слово ерезаписываетс в третий оегистр 1.3 о описанному способу. По третьему сигналу перезаписи первое информационное слово переписываетс в четвертый регистр 14. Сигнал поступающий с нулевого выхода последнего Л k -триггера последнего регистра 1.4 запрещает работу третьего дополнительного элемента И, предотвраща искажение прин того информационного слова. По этому сигналу приемно-регистрирующий блок 7 осуществл ет прием информационного слова, наход щегос в последнем регистре 1.4. При поступлении второго информационного слова на информационные входы 17.1-16.3, сопровождаемого сигналом записи по шине 17 записи, запрещаетс поступление сигнала перезаписи и осуществл етс запись второго информационного слова в первый регистр 1.1 по описанному способу. После окончани зап си второго информационного слова в первый регистр 1.1 начинаетс процесс перезаписи прин того информационного слова в последующие регистры 1.2-1.4. Информационное слово будет переписыватьс в свободные регистры до первого зан того регистра по ранее описанному способу. Таким образом, оно будет записано в последнем свободном регистре. Прием последующих информационных слов и перезапись их в свободные регистры аналогичен описанному способу. Приемно-регистрирующий блок 7 по сигналу, поступающему с нулевого выхода последнего JK -триггера последнего регистра 1.4, начинает обрабатывать поступившее в последний регистр 1.4 информационное слово, к после его регистрации приемно-регистрирующий блок 7 по управл ющему выдает сигнал на установочный вход последнего регистра, который 1 оступает в паузе между сигналами перезаписи и обнул ет последний регистр 1.4. В результате чего, с нулевого выхода посл- днего ТК. -триггера последногп регистра 1.4 поступает разрешающий сиг нал на грегий дополнительный элемент И 11, и очередной сигнал перезаписи с выхода третьего дополнительного элемента И 11 через вторые допопнигельные элементы ИЛИ 13 и 14 осуществл ет перезапись всего массива информационных сло наход щихс в устройстве, на один шаг, т.е. каждое информационное слово хранимого массива информации, наход щеес в соответствующем i -ом регистре, где i 1, 2, 3 ... (« -1), перезаписываетс одновременно со всеми другими информационными словами данного массива информации в соответствующий i +1 ре- гистр, расположенный ниже данного регистра , в котором хранилось информацион ное слово. Таким образом, на входах приемно-регистрирующего блока 7 по вл етс очеред нов информационное слюо, которое затем обрабатываетс приемно-регистрируюшим блоком 7 по описанному способу. Далее запись, перезапись и обртботка поступающих инфо{Я4ационных слеш осу- ществл етс по описанному способу. Данное устройство может быть построено на любое рассчитанное количество регистров с требуемым количеством дое в каждом регистре. Использование данного устройсгва обес печивает по сравнению с известными следующие преимущества: расшир етс применени устройства, так как обеспечи-ваетс непрерывный режим передачи ин- фо{Яи1ации. с быстродействующего вычисли тельного устройства на медленнодействую щее приемно-регистрирующее устройство , это позвол ет передавать информацию по каналу обмена со скоростью ее t paботки в быстродействующем вычислительном устройстве, что существенно псдаышает эффективность работы вычислительного устройства, так как исключаютс задержки в работе вычислительного устройства , св занные с обработкой информации медленнодействующим приемно-регистрирующим устройством. Формула изобретени 1. Буферное запоминающее устройство содержащее блоки записи, выходы которых соединены с информационными входами регистров, информационные выходы каждого из регистров, кроме последнего, соединены с информационными входами каждого- из псюледующих олоков записи, шины записи и перезаписи, ин||юрмаиион- ные входы первого блока записи вл ютс входами устройства, выходы последнего регистра вл ютс выходами устройства , отличающеес тем, что, с целью расширени области применени устройства за счет обеспечени непрерывного режима приема п выдачи информации, в него введены элементы И, ИЛИ, НЕ, причем вход элемента НЕ подключен к шнне записи и к первому входу первого элемента ИЛИ, выход которого соединен с управл ющим входом первого блока записи , выход элемента НЕ подключен к первому входу первого элемента И, второй вход которого псдаключен к шине перезаписи , а выход соединен со вторым входом первого элемента ИЛИ, с первыми входами вторых элементов И и с первым входом третьего элемента И, второй вход которого подключен к маркерному выходу последнего регистра, а выход соединен с управл ющим входом последнего блока записи н со вторыми входами вторых элементов ИЛИ, первые входы которых подключены к выходам соответствующих вторых элементов И, а выходы - к управл ющим входам соответствующих блоков записи , вторые входы вторых элементе И соединены с маркерными выходами соответствующих регистров,
- 2.Устройство по п. 1,отличающее с тем, что каждый регистр содержит J k -триггеры и элементы ИЛИ, причем входы элементов ИЛИ соединены с информационными входами регистра, J -входами и К -входами JK -триггеров соответственно, а выходы - со стро- бирующими Ср -выходами J К -триггеров , единичные выходы которых вл ютс информационными выходами рбгистра, а нулевой выход последнего . -триггера вл етс маркерным выходом регистра, R-входы всех JK -триггеров подключены к установочному входу регистра. 3.Устройство по п. 1, отличающеес тем, что каждый блок записи содержит элементы И и НЕ, причем входы элементов НЕ соединены с информацион 1ыми входами блока записи и первыми входами соответствующих первых элементов И, а выходы - с первыми входами соответствующих вторых элементов И, вторые входы элементов И подключены к управл ющему входу блока записи, а выходы элементов И подключены к соответствующим выходам блока.85810912Источники информации,2. Авторское свидетельство СССРприн тые во внимание при экспертизеN 407393, кл. Q 11 С 19/ОО, 1972.1, Авторское свидетельство СССР№ 377887, кл. Q 11 С 19/ОО 1971№ 377886, кл. Q 11 С 19/00, 1971. s (прототип).
- 3. Авторское свидетельство СССР
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802868359A SU858109A1 (ru) | 1980-01-10 | 1980-01-10 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802868359A SU858109A1 (ru) | 1980-01-10 | 1980-01-10 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU858109A1 true SU858109A1 (ru) | 1981-08-23 |
Family
ID=20871662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802868359A SU858109A1 (ru) | 1980-01-10 | 1980-01-10 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU858109A1 (ru) |
-
1980
- 1980-01-10 SU SU802868359A patent/SU858109A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1561834A3 (ru) | Устройство адресации к пам ти | |
US4056851A (en) | Elastic buffer for serial data | |
SU858109A1 (ru) | Буферное запоминающее устройство | |
JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
SU1725237A1 (ru) | Устройство дл селекции признаков объектов | |
US4296480A (en) | Refresh counter | |
SU1501058A1 (ru) | Устройство дл доступа к динамической базе ассоциативных данных | |
US3967245A (en) | Traffic signal control device with core memory | |
US4218588A (en) | Digital signal switching system | |
SU1378038A1 (ru) | Пространственно-временна цифрова коммутационна система | |
SU1305635A1 (ru) | Устройство дл управлени формированием массивов данных | |
SU1714684A1 (ru) | Буферное запоминающее устройство | |
SU1388866A1 (ru) | Устройство дл идентификации записей файла | |
SU989586A1 (ru) | Посто нное запоминающее устройство | |
SU1345201A1 (ru) | Устройство формировани адреса ЭВМ в вычислительной сети | |
RU1805548C (ru) | Преобразователь последовательного кода в параллельный | |
SU1310820A1 (ru) | Устройство диспетчеризации центрального узла вычислительной сети | |
SU1185325A1 (ru) | Устройство для поиска заданного числа | |
SU1302280A1 (ru) | Устройство дл обслуживани запросов | |
SU1399770A1 (ru) | Устройство дл поиска информации в пам ти | |
RU2081459C1 (ru) | Запоминающее устройство магазинного типа | |
SU1462335A1 (ru) | Устройство дл обмена информацией | |
SU1374242A1 (ru) | Устройство дл исследовани сетей Петри | |
SU857967A1 (ru) | Устройство сопр жени | |
SU947910A2 (ru) | Логическое запоминающее устройство |