SU1378038A1

SU1378038A1 - Пространственно-временна цифрова коммутационна система

Info

Publication number: SU1378038A1
Application number: SU864117195A
Authority: SU
Inventors: Николай Иванович Витиска; Станислав Алексеевич Еремин; Анатолий Иванович Стоянов; Игорь Леонидович Талов; Анатолий Федорович Волков
Original assignee: Предприятие П/Я Р-6644; Днепродзержинский Индустриальный Институт Им.М.И.Арсеничева
Priority date: 1986-09-10
Filing date: 1986-09-10
Publication date: 1988-02-28

Description

00

оо о

00

сх

10

15

20

11378038

Изобретение относитс к электронной коммутационной технике, в частности , к электронным коммутационным системам с одновременным разделением каналов в пространстве и во времени . Оно может быть использовано в автоматике, вычислительной технике и микроэлектронике при создании субсистем на одном кристалле, а также в электронных коммутационных станцн- х на сет х св зи.

Цель изобретени - повьшение быстродействи и упрощение за счет сокращени фаз управлени системой, а также увеличение диапазона частот коммутируемых сигналов.

На чертеже представлена функциональна схема пространственно-временной цифровой коммутационной системы ,

Схема содержит И вход щих 1 и И исход щих 2 линий; мультиплексоров 3, к входам каждого из которых подсоединено по п вход щих 1 линий , демультиплексоров 4, к выходам каждого из которых подключено по m исход щих 2 линий, и коммутационное устройство 5. В коммутационном устройстве 5 имеетс информационное запоминающее устройство 6, которое содержит.m п коммутационных регистровых элементов 7, каждый из которых включает сдвиговый регистр 8 и п ключей 9.1,...,9.п выходы которых объединены и подключены к первому входу сдвигового регистра 8, рричем в каждом из п столбцов коммутационных регистровых элементов 7 выход сдвигового регистра В предыдущего коммутационного регистрового элемента 7, например {i-l)-ro, соединен с вторым входом сдвигового регистра 8,последующего i-го (сверху вниз ), коммутационного регистрового

ресного запоминающего устройства 11, адресные входы которого подсоединены к выходам счетчика адреса 14 и адрес ным входам первого адресного запоминающего устройства 10. Входы Чтение адресных запом шающих устройств 10, 11 объединены между собой и подключены к выходу мультиплексора 3 и через элемент задержки 15 к управл ющему входу дешифратора 12 и управл ющему входу дещифратора 13.

Выходы первого дешифратора 12 сое динены так с первыми входами ключей 9 коммутационнь1х регистровых элемен- тов 7, что каждый его i-й выход (i 1 ,п) св зан с первыми входами тех из m ключей 9 коммутационных регистровых элементов 7, которые наход тс в i-M столбце по отношению ко всем коммутационным регистровым элементам 7. Например, первый выход первого дещифратора 12 в первой стро ке соединен с первыми входами клю- 25 чей 9.1 всех коммутационных регистровых элементов 7 первого столбца, а п-й выход первого дешифратора 12 в первой строке соединен с первыми входами ключей 9.Г всех коммутационных регистровых элементов 7 п-го столбца. Аналогично в го-й строке первый вьпсод первого дешифратора 12 соединен с первыми входами ключей 9 всех коммутационных регистровых элементов 7 первого столбца, а п-й выход - с первыми входами ключей 9 всех коммутационных регистровых элементов 7 п-го столбца информационного запоминающего устройства 6.

Определенные комбинаторные св зи должны бить осуществлены также и дл выходов второго дешифратора 13. Выходы второго дешифратора 13 соединены так с вторыми входами ключей 9 коммутационных регистровых эле30

35

40

элемента 7. В свою очередь, в послед-45 ментов 7, что каждый его j-й выход нем itv-M коммутационном регистровом .(j l ,m) св зан с вторыми тех из п элементе 7 данного столбца информаци- ключей 9 коммутационных регистровых онного запоминающего устройства 6 элементов 7, которые наход тс в

0

ресного запоминающего устройства 11, адресные входы которого подсоединены к выходам счетчика адреса 14 и адресным входам первого адресного запоминающего устройства 10. Входы Чтение адресных запом шающих устройств 10, 11 объединены между собой и подключены к выходу мультиплексора 3 и через элемент задержки 15 к управл ющему входу дешифратора 12 и управл ющему входу дещифратора 13.

Выходы первого дешифратора 12 соединены так с первыми входами ключей 9 коммутационнь1х регистровых элемен- тов 7, что каждый его i-й выход (i 1 ,п) св зан с первыми входами тех из m ключей 9 коммутационных регистровых элементов 7, которые наход тс в i-M столбце по отношению ко всем коммутационным регистровым элементам 7. Например, первый выход первого дещифратора 12 в первой строке соединен с первыми входами клю- 5 чей 9.1 всех коммутационных регистровых элементов 7 первого столбца, а п-й выход первого дешифратора 12 в первой строке соединен с первыми входами ключей 9.Г всех коммутационных регистровых элементов 7 п-го столбца. Аналогично в го-й строке первый вьпсод первого дешифратора 12 соединен с первыми входами ключей 9 всех коммутационных регистровых элементов 7 первого столбца, а п-й выход - с первыми входами ключей 9 всех коммутационных регистровых элементов 7 п-го столбца информационного запоминающего устройства 6.

Определенные комбинаторные св зи должны бить осуществлены также и дл выходов второго дешифратора 13. Выходы второго дешифратора 13 соединены так с вторыми входами ключей 9 коммутационных регистровых эле0

5

0

выход сдвигового регистра 8 подсоединен к входу демультиплексора 4. Каж- да строка информационного запоминающего устройства 6 содержит два адресных запоминающих устройства 10, 11 и два дещифратора 12, 13. Входы первого дешифратора 12 соединены с информационными выходами первого адресного запоминающего устройства 10, а ВХОД}, второго дещифратора 13 - с информационными выходами второго адj-й строке по отношению ко всем коммутационным регистровым элементам 7 информационного запоминающего устройства 6. Например, первьй выход дешифратора 13 первой строки подсоединен к вторым входам ключей 9.1 коммутационных регистровых элементов 7, расположенных в первой строке информационного запоминающего устройства 6, а го-й выход дешифратора 13 - к вторым входам ключей 9.1 коммутаци

онных регистровых элементов 7, наход щихс в последней строке информационного запоминающего устройства 6.

Коммутационное устройство 5 со- держит также шину 16 сдвига, котора соединена с управл ющими входами сдвигового регистра 8, и тактируемую шину 17, котора подсоединена к счетному входу счетчика адреса 14.

Работа устройства происходит следующим образом.

В первых адресных запоминающих устройствах 10 всегда хранитс про- грамма дл коммутации цифровой ин- формации по пространственной координате . Например, дл перекоммутации в i-й строке коммутационных регистровых элементов 7 в любой из п столбцов информационного запоминающего устройства 6. В свою очередь, во вторых адресных запоминающих устройствах 11 находитс программа дл временной перекоммутации среди m уплотненных исход щих линий 2 в каждом из столбцов информационного запоминающего устройства 6. Весь процесс коммутации делитс на две фазы: во-первых, программной записи в коммутационные регистровые элементы 7 с одновременной перекоммутацией входной цифровой информации и, во-вторых, последовательного считывани по столбцам записанной информации из коммутационных регистровых элементов 7 на демультиплексоры 4. Так как информационное запоминающее устройство 6 содержит nv m коммутационных регистровых элементов 7, то по .И вход щим лини м 1 поступившие « m бит информации в первой фазе плотность будут записаны в сдвиговые регистры В коммутационных регистровых элементов 7. Следовательно, система вл етс полиодоступкой и в сое то нии скоммутировать любую вход щую линию I с любой исход щей линией 2.

Б первой фазе по каждой строке мультиплексор 3 последовательно подклчает свои вход щие линии I к своему выходу, единственный сигнал с кото- рого поступает на входы Чтение дву адресных запоминающих устройств 10, 11.. Одновременно по тактируемой шине 17 синхронно с темпом подключени вход щих линий 1 формируютс такти- рук цие импульсы, которые последовательно измен ют адрес в счетчике ад

0

,

с 5 5 0 5

0 5

0

реса 14. В данный момент адрес, сформированный йа выходах счетчика адреса 14, поступает на адресные входы всех адресных запоминающих устройств 10, 11 и по сигналу Чтение на их информационных выходах формируетс адрес той исход щей линии 2, с которой должна быть соединена соответствующа вход ща лини 1 (например, в i-й строке, где ,т). С запаздыванием на врем срабатывани адресных запоминающих устройств 10, 11 на выходе элемента задержки 15 по витс входной импульс, который поступит на управл нщие входы двух дешифраторов 12, I3 и включит их на врем своего существовани в данной вход щей линии 1.. В каждом из дешифраторов 12, 13 возбудитс свой выход . Так, если с вход щей линии 1 информаци должна поступить в группу исход щих линий 2, св занных с J-M столбцом (,n) информационного запоминающего устройства 6, то и возбуждаетс j-й выход дешифратора 12, который открывает по первому входу ключи 9.i своего J-ro столбца. В то же врем , если с вход щей линии l.i информаци должна войти в k-ю исход щую линию 2 выбранной j-й группы, то возбуждаетс k-й (если считать снизу вверх) выход дешифратора 13, который открывает по второму входу соответс.твующие ключи 9.1 своей k-й строки. Таким образом, полностью откроетс только один ключ из 9 1-х, наход щийс в коммутационном регистровом элементе 7 на пересечении j-ro столбца и k-й строки (если считать снизу вверх). Сигнал (или сигналы) с открытого ключа 9.1 запишетс (запишутс ) в соответствующий сдвиговый регистр 8, и тем самым закончитс фаза записи дл информации , наход щейс на данной вход щей линии 1.

Во второй фазе на пшне 16 сдвига сформируютс тактирующие импульсы, которые будут поступать синхронно с включением исход щих линий 2 на де- мультюшексорах 4. Таким образом, когда откроютс или подключатс через демультиплексоры 4 первые исход щие линии 2, то перва группа тактирующих импульсов с шины 16 сдвига поступит на управл ющие входы сдвиговых регистров 8 и считает с сдвиговых регистров 8, наход щихс в

первой строке 1 снизу вверх информационного запоминающего устройства б коммутационных регистровых элементов 7, информацию на вход своих де- мультиплексоров 4 и далее на подключенные первые исход щие линии 2. В то же врем информаци из сдвиговых регистров 8, наход щихс выше первой строки в информационном запоминающем устройстве 6, перепищетс сверху вниз в сдвиговые регистры 8 последующих регистровых коммутационных элементов 7 своего столбца. Поэтому к моменту подключени следующей исход щей линии 2 информаци необходима дл нее по программе, будет находитьс в коммутационных регистровых: элементах 7 первой строки (если считать снизу вверх) информационного запоминающего устройства 6, Следовательно, в фазе считывани все данные, занесенные в первой фазе в информационное запоминающее устройство 6, передадутс последовательно иа требуемые исход п1ие линии 2 в соответствии с ритмом их включени . Как видно, на вход каждого демультиплексора 4 подключаетс только один выход со сдвигового регистра 8, и, следовательно, нагрузочна способность устройства не возрастает при увеличении его емкости . В св зи с этим не снижаетс диапазон частот коммутируемых сигналов . С другой стороны, организаци управлени процессом коммутации в две фазы дл записи и считывани данных позвол ет уменьшить врем реализации программы приблизительно не менее, чем в 1,5 раза, так как в известном устройстве этот цикл составл ет не менее, чем 3 фазы.

Claims

Формула изобретени

Пространственно-временна цифрова коммутационна система, содержаща И вход щих и И исход щих линий, мультиплексоров, к входам каждого из которых подсоединено по п вход щих линий, демультиплек- copoJB, к выходам каждого из которых подключено по m исход щих линий, и коммутационное устройство, содержащее информационное и 2т адресных запоминающих устройств, о Т л и ч а- ю щ а с тем, что, с целью повы- щени быстродействи и упрощени за счет сокращени фаз управлени систе0

5

0

5

0

5

0

5

0

5

мой, а также увеличени диапазона частот коммутируемых сигналов, информационное запоминающее устройство содержит гах п коммутационных регистровых элементов, каждый из которых имеет сдвиговой регистр и п ключей, выходы которых объединены и подключены к первому входу сдвигового регистра , причем в каждом из п столбцов коммутационных регистровьпс элементов выход сдвигового регистра предыдущего регистрового элемента соединен с вторым входом сдвигового регистра последующего коммутационного элемента, а в последнем га-м коммутационном регистровом элементе выход сдвигового регистра подсоединен к входу своего демультиплексора, и в каждой из m строк коммутационных регистровых элементов содержатс два дешифратора, входы первого из которых соединены с информационными выходами первого адресного запоминающего устройства, а входы второго - с информационными выходами второго адресного запоминающего устройства, адресные входы которого подсоединены к выходам счетчика адреса и адресным входам первого адресного запоминающего устройства, вход Чтение которого подсоединен к входу Чтение второго адресного запоминающего устройства, выходу своего мультиплексора и через элемент задержки - к двум управл ющим входам двух дешифраторов, при этом выходы первого дещифратора соединены так с пер- вымк входами ключей коммутационных регистровых элементов, что каждый его i-й выход (,n) св зан с первыми входами тех из m ключей коммутационных регистровых элементов, которые наход тс в II-M столбце по отнощеиию ко всем коммутационным регистровым элементам, а выходы второго дещифратора соединены так с вторыми входами ключей коммутационных регистровых элементов, что его j-й выход (, га) св зан с вторыми входами тех, из п ключей коммутационных регистровых элементов, которые наход тс в j-й строке по отнощению также ко всем коммутационным регист- ровым элементам, содержащим в своем сдвиговом регистре управл ющий вход,

подключенный к шине сдвига коммутационного устройства, тактируема щи- на которого подсоединена к счетному входу счетчика адреса.