SU1312585A1 - Многоканальное устройство дл сопр жени двух ЭВМ - Google Patents

Abstract

Изобретение позвол ет расширить функциональные возможности устройства путем обеспечени  приема последовательного кода по п каналам и преобразовани  /7отл/1е/1бшг(7 Ooocfa -Obwaa данные / X: I I с§| - 1ч §s - ТЭ о од V Шцнш Мода последовательного кода Фиг. I дого из прин тых кодов в параллельный. Повышаетс  также быстродействие устройства за счет сокраш.ени  времени преобразовани  при формировании последовательных кодов по п каналам одновременно дл  п ЦВМ. Устройство содержит оперативный за- поминаюший блок 7, блок элементов И-ИЛИ 9 и группу канальных триггеров 11. Кроме того, устройство содержит блок шинных формирователей 10, два мультиплексора 8, 12, дешифратор режима 14 и блок микропрограммного управлени  13 с соответствующими св з ми. 6 ил. шг(7 / I з а t; CJ o S 1 сг. - rsj 5 о 5 з 5- :§§ 1 35. с (Л сз I ,Ц 8| §& 11 fX) ::: |i й- § И -€ i § 35 ОО го ел СХ) ел

Description

Изобретение относитс  к вычислительной технике и может найти примененге в вычислительных системах дл  сопр жени  дву.х ЭВМ с различным представлением данных.

Целью изобретени   вл етс  расширение области применени  путем обеспечени  обмена информацией между ЭВМ по носледова- ге,:;,:.п,1м и параллельным каналам Е водаBI )MU),;:.

При этом повышаетс  быстродействие устройства за счет сокращени  времени преобразовани  при формировании последовательных кодов дл  каналов ввода-вывода.

На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг. 2 - пример реализации блока микропрограммного управлени ; на фиг. 3 - обобнденный а„ и 0ритм работы устройства; на фиг. 4 - блок-схема алгоритма параллельного ввода данных в устройство; на фиг. 5 - блок- схема алгоритма последовательного вывода данных с устройства; на фиг. б - блок- схема алгоритма последовательного ввода данных в устройство.

Д1ногоканальное устройство выполн ет сопр н енпе первой ЭВМ, имеюнлей группу входов-выходов последовательного интерфейса , с второй ЭВМ, имеющей входы-выходы параллельного интерфейса.

Многоканальное устройство дл  сопр жени  двух ЭВМ (фиг. 1) содержит магистраль 1 адреса и данных второй ЭВМ. входные 1НПНЫ 2 синхросигналов второй ЭВМ, выходные Н1ины 3 синхросигналов второй ЭВМ, входные 1пины 4 данных nepBoii ЭВМ, входные п.1ины 5 синхросигналов первой ЭВМ, выходные шины 6 данных и синхросигналов первой ЭВМ, оперативный запоминающий блок /(предназначенный дл  буферизации данных, преобразуемых из параллельной формы в последовательную и обратно ), мультиплексор 8 (предназначенный дл  коммутации соответствуюнлего разр да данных при параллельно-последовательном преобразовании), блок элементов И-ИЛИ 9 (обеспечивающих коммутацию адрес}шй ин- фор.мации на адресный вход блока 7. блок 10 щинных формирователей, группу канальных триггеров 11 обеспечивавощих вывод последовательного кода из устройства соответственно по каналам последовательного интерфейса), мультиплексор 12 (обеспечивающий преобразование последовательного кода в позиционный код), блок 13 микропрограммного управлени  (обеспечивающий анализ внешних синхронизирующих сигналов и формирующий микрокоманды дл  управлени  работой устройства ), дещифратор 14 режима д.т  блока 7 (используемый дл  режимов «Запись или «Чтение), группу элементов ИЛИ 15, обеспечивающих передачу данных от мультиплексора 12 и блока 10 Н1ИННЫХ формирователей на информационный вход блока 7.

0

Блок микропрограммного управлени  13 (фиг. 2) содержит регистр 16 адреса, необходимый дл  временного хранени  адреса микропрограммного слова на врем  выборки соответствуюп 1его микропрограммного слова , буферный регистр 17, обеспечивающий буферизацию микрокоманд, вырабатываемых блоком микропрограммного управлени , генератор 18 импульсов, формирующий 0 пр мую и инверсную серии тактирующих импульсов и определ ющий темы работы устройства, коммутатор 19, обеспечивающий коммутацию синхросигналов на входе базового адреса, посто нное запоминающее устройство (ПЗУ) 20, обеспечивающее хране- 5 ние микрокоманд устройства.

Работа многоканального устройства дл  сопр жени  двух ЭВМ характеризуетс  следующими режимами: параллельного ввода данных в устройство, параллельного вывода данных из устройства, многоканального (с разделением времени между каналами) последовательного вывода с одновременным преобразованием данных из параллельной формы в последовательную, приема последовательного кода по каналам (с разделе- 5 нием времени между каналами) с одновременным преобразованием его в параллельный позиционный код.

Настройка на соответствующий режим, а также управление дл  выполнени  всех преобразований осуществ.ч етс  блоком 13 0 микропрограммного управлени , поэтому вначале рассмотрим работу этого блока (фиг. 2).

Генератор 18 импульсов формирует

пр мую (ton и инверсную (Fon импульсные

последовательности, поступающие, соответ5 ственно, на синхровходы регистров 16 и 17.

Неред началом работы регистры 16 и 17 обнулены (сбросовые цени на фиг. 2 не показаны). Тогда нулевое значение адреса, поступающее на блок 20, вызывает считы- д вание с последнего содержимого нулевой  чейки - нулевого микропрограммного слова.

Все микропрограммные слова разбиты на группы, кажда  из которых имеет соответствующее назначение.

5 Группа разр дов А . предназначенна  дл  адресации ПЗУ 20, указывает адрес следую- ндего за исполн емым микропрограммного слова, т. е. значение текущего адреса АГруппа разр дов Aj осупгествл ют управление коммутатором 19, т. е. осунхествл ет

0

коммутацию содержимого одрюго из входов

коммутаторов 19 на базовый .f ход ПЗУ 20. Тогда, если на соответствующем входе коммутатора установлена единица, т. е. соответствующий синхронизирующий сигнал указывает па наличие соответствующей информации на входе устройства, то полный адрес ПЗУ 20 будет равен

Ап Аб X AT

(1)

Группа разрг.дов Qi предназначена дл  управлени  блоком 10 шинных формирователей , который осуществл ет коммутацию адреса и данных ка общую шину параллельной ЭВМ.

Группа разр дов Q2 осуществл ет управление дешифратором 14 режима, средствами этой группы разр дов и дешифратора 14 осуществл етс  выборочна  запись информации в нужный разр д блока. 7.

Группа разр дов Qa осуществл ет адресацию блока 7 в режимах ввода и вывода последовательного кода.

Группа разр дов Q4 предназначена дл  управлени  коммутацией информации через мультиплексор 12, осуществл емой путем передачи (коммутации) данных от соответствующего входа мульти-плексора 12, причем выход мультиплексора 12 через элементы 15, св зан со всеми информ ционными входами блока 7 (фиг. 4).

Группа разр дов Qs предназначена дл  управлени  мулыиплексором 8, т. е. дл  коммутации состо ни  значащего разр да с входа мультиплексора на соответствующий триггер 11 при последовательном выводе информации.

Группа разр дов предназначена дл  фиксации микрокоманд управлени- , например блоком элементов И-ИЛИ или посредством записи информации в триггеры 1, а также дл  формировани  других синхросигналов , включа  синхросигналы внешних устройств.

Таким образом, в нулевом микропрограммном слове фиксируетс  адрес следующего микропрограммного слова.

В этих же микропрограммных словах фиксируютс  значени  остальных групп разр дов (А2, QI-Q.5) и одиночных микрокоманд (У, -У„), KOTODbie мен ютс  в зависимости от пор дкового номера микропрограммных слов.

В ключевых микропрограммных словах, служащих дл  настройки на определенный режим, в об зательном пор дке должен быть зафиксирован адресный код А2, сигнализирующий , какой из режимов в текущий момент (момент действи  микропрограммного слова) исследуетс . Под ключевы.м микропрограммным словом понимаетс  первое микропрограммное слово, с которого начинаетс  соответствующа  подпрограмма.

Многоканальное устройство дл  сопр жени  двух ЭВМ работает следующим образом.

Ввод параллельных данных, предназначенный дл  преобразовани  в последовательный код и передачи на интерфейсы последовательных Каналов (фиг. 4) начинаетс  с анализа блоком 13 наличи  сигнала записи (ЗП), подаваемого по шине 2 на коммутатор 19. Этот анализ заключаетс  в том, что на коммутатор 19 подаетс  код ., счи тываемый на нулевом шаге гущкропро- граммы. Этот код открывает коммутатор по

первому каналу, и зн ;чение сигнала ЗП коммутируетс  на вход старшего разр да регистра 16 адреса, где фиксируетс .

Г1ри наличии сигнала ЗП выполн етс 

оператор о, т. е. формируетс  микрокоманда У , котора  открывает блок 9 элементов И-ИЛИ, коммутиру  значение адреса , поступающего по магистрали L на адресный вход ОЗУ 7.

Одновременно кодом Qi, управл ющим блоком 0, данные коммутируютс  через последний на информапионный вход ОЗУ 7, а код Qo через дешифратор 14 обеспечивает режим записи всех оперативных на,ко- пителей, составл ющих блок 7.

5 Таким образом, после отработки второго информационного слова, выбираемого из ПЗУ 20, информаци  с магистрали 1 будет зафиксирована в  чейке блока 7 с адресом, подаваемым по той же магистрали.

При выборке следующего содержимого

0 с адресом Ат вырабатываетс  микрокоманда УЗ - 1, служаща  дл  оповещени  абонента об окончании операции приема информации в блок 7. Управление передаетс  в нулевой адрес, и работа устройства в соот5 ветствии с указанным алгоритмом повтор етс , если необходимо занести несколько данных в блок 7.

В случае отсутстви  сигнала выполн етс  подпрограмма холостого хода. В процессе выполнени  программы парал0 лельно ввода данных управление блоком 7 осуществл етс  дешифратором 14. представл ющим собой дешифратор параллельного кода Qx2 в позиционный код, управл ющий режимом «Чтение/запись соответствующего разр да или одновременно всех разр дов

5 блока 7.

Последовательный вывод данных с устройства осуществл етс  одновременно по всем входам последовательного интерфейса

„ (фиг. 5).

При этом с блока 13 микропрограммного управлени  осуществл етс  считывание адреса соответствующего канала (номера соответствующей  чейки блока 7), содержимое из которой поступает на вход мультиплек5 сора 8.

Адрес соответствующей  чейки блока 7 представл етс  группой разр дов Qs и, стро- бируемый микрокомандой Уз, через блок эле- .ментов И-ИЛИ 9, поступает на адресный вход блока 7.

0 Далее из преобразуемого кода на мультиплексор 8, управл емый кодом Qs, выдел етс  соответствующий разр д в зависимости от цикла преобразовани  и подаетс  на информационные входы всех триггеров 11.

5 Регистраци  соответствующего разр да на соответствующем канальном триггере 11 производитс  соответственно микрокомандами У 4У„.

При -п ом сама микрокоманда  вл етс  синхроимпульсом, оповещающим о наличии соответствующей информации по соответст- BvioHieMv каналу.

Таким оброзом, устройство осуществл ет преобразование параллельной информации, заносимой 8 блок 7 на этапе нараллель- ного ее ввода, в последовательный код одно- иремснно но каналам последовательного интерфейса за заданное число циклов.

При этом на каждом цикле формируетс  один разр д но всем каналам.

При последовательном вводе данных настройка устройства (фиг. 6) также осуществл етс  блоком 13 микропрограммного управлени  при выборке (реализации) микро- нрограммного слова с адресом Ат

Причем с буферного регистра 17 считываетс  группа разр дов А2, управл юн;а  коммутатором 19.

На вход коммутатора 19 подсоединена щина синхроимпульса СИ 1 (5), котора  обес- нечивает синхронизацию ноступающего на устройство последовательного кода но нерво- му каналу ввода данных.

Наличие СИ 1 на соответствующем входе коммутатора 19 означает, что информационный разр д по этому каналу подан на устройство , т. е. на первый вход мультиплексора 12.

Таким образом, первый разр д lepBoro последовательного канала будет занесен на нервый разр д блока 7 в соответствующую  чейку, адрес которой онредел етс  группой разр дов Q.-j, поступающих на адресный вход блока 7 через блок 9 элементов И-ИЛИ, стробируемую микрокомандой У2.

Прием, дешифраци  соответствующих разр дов последовательных кодов, поступающих на устройство но другим каналам, осуществл етс  аналогично рассмотренному циклу с той лишь разницей, что мен ютс  значени  управл ющих кодов: онредел юи е- го запись информации в соответствующий разр д блока 7, определ ющего запись информации в соответствующую  чейку блока 7, онредел ющего номер канала, по которому нодаетс  соответствуюни  информаци .

Claims (1)

1. Формула изобретени  Многоканальное устройство дл  сопр жени  двух ЭВМ, содержащее оперативный за- поминаю1ций блок, грунну элементов ИЛИ, блок элементов И-ИЛИ и группу канальных триггеров, выходы которых  вл ютс  выходами устройства дл  подключени  к информационным тинам первой ЭВМ, выхо

   ды элементов ИЛИ группы соединены -н- формационными входами оперативного .;:i:io- минающего блока, адресные входы которого соединены с выходами б.юка элементов И- ИЛИ, отличающеес  тем. что, с целью расширени  области гфимс} сни , в устройство введены блок Н1инных формирователей, два мультинлексора, дешифратор режима и блок микронрограммного управлени , приче.м перва  группа информационных входов блока элементов И-ИЛИ  вл етс  группой входов устройства дл  подключени  к адрееным шинам второй ЭВМ, первые входы элементов ИЛИ группы соединены с информационными выходами блока шинных формирователей , магистральные входы-выходы которых  вл ютс  входами-выходами устройства дл  подключени  к информационным шинам второй ЭВМ, выходы оперативного запоминающего блока соединены с информационными входами блока шинных формирователей и с информационными входами первого мультиплексора, выход которого подключен к информационным входа.м канальных триггеров группы, а информационные входы второго мультиплексора  вл ютс  входами устройства дл  юдключени  к информационным шинам первой ЭВМ, выход второго мультиплексора подключен к вторым входам элементов ИЛИ группы, первый и второй выходы дешифратора режима соединены с входами записи-чтени  оперативного запоминающего блока, перва , втора , треть , четверта  и п та  группы выходов блока .микропрограммного управлени  соединены соответственно с входами дешифратора режима, второй группой информационных входов блока элементов И-ИЛИ, с управл ющими входами первого, второго мультиплексоров и блока шинных формирователей, первый и второй выходы блока микропрограммного управлени  соединены соответственно с первым и вторым стробирующими входами блока элементов И-ИЛИ, а перва  и втора  группы синхровходов блока микропрограммного управлени   вл ютс  соответственно входами устройства дл  подключени  к выходным шинам синхронизации второй и первой ЭВМ, шеста  группа выходов блока микропрограммного управлени  соединена с синхронизирующими входами канальных триггеров группы и  вл етс  группой выходов устройства дл  подключени  к входным ншнам синхронизации первой ЭВМ, седьма  группа выходов блока микропрограммного управлени   вл етс  группой выходов устройства дл  подключени  к входным щинам синхронизации второй ЭВМ.

   J/7

   Блок параллельного бВода 8аннь 31

   параллельного дан- нын одновременно по л наналам

   Блок. послЕдобательного SSoda дa данные, одновременно по п каналам,

   Блек параллельного данные

   От SAOKU параллельного BEaSa, данные

   к 5мку последоВатмьного быВода данные

   Фаг.

   к ёлоку nocAedoSameflii- czc ввода даннь/х

   Фиг. 5

   От 5мка последовательного вывода данные

   о

   CCi

   §с§

   §.ti ;

   Й -, «

   Г О

   5:

   1

   I

   cd

   1

   IS

   § с;

   К параллельного данные