SU1265789A1 - Устройство дл сопр жени двух вычислительных машин - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  обмена между двум  разнотипными ЭВМ. Цель изобретени  расширение рбласти применени . Цель достигаетс  тем, что в устройство, содержащее два блока обменом , блок усилителей формирователей , регистры приема и вьщачи, коммутатор информации, регистр команд, регистр состо ни , первый элемент И-ИЛИ-НЕ, введены два блока контрол  по модулю, блок управлени  регистрами , блок синхронизации обмена с второй вычислительной машиной, дешифратор команд, блок сравнени  команд, второй элемент И-ШШ-НЕ и формирователь импульса прерывани . 5ил.

Description

tc

о ел

оо со Изобретение относитс  к области вычислительной техники и может быть использовано дл  обмена информацией между двум  разнотипными ЭВМ. Целью изобретени   вл етс  расширение области применени  устройства. На фиг. I представлена блок-схема устройства; на фиг. 2-5 - функциональные схемы блока управлени  обменом , блока управлени  регистрами, блока синхронизации и блока сопр жени  соответственно. Устройство содержит (фиг. 1) первый блок 1 управлени  обме1 ом, вый блок 2 контрол  по модулю, второй блок 3 контрол  по модулю, коммутатор 4 информации, регистр 5 состо ни , первый элемент И-ИЛИ-НЕ 6, второй элемент И-ИЛИ-НЕ 7, регистр 8 приема, регистр 9 выдачи, регистр 10 команд, блок 11 сравнени  команд, блок 12 синхронизации, второй блок 13 управлени  обменом, формирователь 14 импульса прерывани , блок 15 усипителей-формирователей , дешифратор 16 команд, блок 17 управлени  регистрами , входы 18-22 устройства, выходы 23 26 устройства. Первый блок 1 управлени  обменом (фиг. 2) содержит элементы И-ИЛИ 2729 , формирователи 30 и 3 импульса заднего фронта, триггеры 32-38, фор .мирователь 39 импульса переднего фронта, элемент 40 задержки, элемент НЕ 41, регистр 42 команд, дешифратор 43 команд, элементы И 44-47 элементы ИЛИ 48 и 49, схему 50 сравнени  с константой адреса. Блок 17 управлени  регистрами (фиг. 3) содержит элементы НЕ 51-55, элементы ИЖ 56-60, элементы И 61-67 элементы 68 и 69 задержки, элемен ты И-ИЛИ 70-76, триггеры 77-80,счетчик 81 битов, счетчик 82 байтов. Блок 12 синхронизации обмена со второй вычислительной машиной («фиг. 4) содержит элементы И-ИЛИ 83-85, триггеры 86 и 87, элемент ИЛИ 89, элемент 90 задержки, счетчик 91 импульсов , генератор 92 тактовых импульсйв Второй блок 13 управлени  обменом (фиг. 5) содержит элементы И 93-100, элементы НЕ 101-103, элемент 104 задержки , триггеры 105-110. В состав устройства вход т линии 111-115 группы выходов блока 1 и линии 116, 17 и 118, 119 первого и второго выходов блока 17. Блок 1 предназначен дл  интерпретации и формировани  управл ющих сигналов взаимодействи  с первой ЭВМ. Блоки 2 и 3 контрол  по модулю служат дл  контрол  поступаощих данных от обеих сопр гаемых ЭВМ. Коммутатор 4 информации предназначен дл  выдачи байтов информации, а также байтов состо ни  в канал первой сопр гаемой ЭВМ. Регистр 5 состо ни  служит дл  хранени  байта состо ни . Элементы 6 и 7 служат дл  контрол  команд, поступающих от обеих сопр гаемых ЭВМ, и вырабатывают сигналы контрол , если полученна  команда не принадлежит системе команд устройства . Регистр 8 приема служит дл  приема данных и вьщачи их в регистр выдачи . Регистр 9 вьщачи служит дл  приема данных из регистра приема и их выдачи в одну из сопр гаемь1х ЭВМ. Регистр 10 команд предназначен дл  хранени  и приема команды, поступающей от второй ЭВМ. Блок 11 сравнени  команд предназначен дл  сравнени  направлений обмена , запрашиваемых сопр гаемыми ЭВМ. Блок 12 служит дл  выработки тактовых импульсов дл  второй ЭВМ и дл  организации синхронной работы с ней; Блок 13 предназначен дл  организации взаимодействи  со второй сопр гаемой ЭВМ. Формирователь 14 прерывани  содержит элемент ИЛИ, соедйненньш выходом со входом выходного -формировател  импульса , и служит дл  вьщачи во вторую ЭВМ сигналов управлени  при отклонеда х от нормального выполнени  операций обмена. Блок 15 усилителей-формирователей предназначен дл  электрического согласовани  информационных и управл ющих сигналов, передаваемых на вторую ЭВМ и поступающих от нее в устройство . Дешифратор 16 команд осуществл етдешифрацию команды, поступающей от второй ЭВМ, и сигнал с его выхода определ ет режим работы устройства. Блок 17 управлени  регистрами предназначен дл  организащи приема данньпс в регистр, приема от передающей ЭВМ и выдачи их с регистра вьщачи в принимающую ЭВМ в соответствии с интерфейсом сопр гаемых ЭВИ.1

У1гракл  01да  информаци  н данные от первой сопр гаемой ЭВМ поступают на вход 8, Управл юп;не сигналы от первой ЭВМ поступают на вход 19. Управл ющие .сигналы и информаци  от 5 устройства в первую ЭВМ поступают соответственпо через выходы 23 и 24. Управл ющий и информационный входы второй сопр гаемой ЭВМ подключены соответственно к выходам 25 и 26. На О входы 2I и 22 поступают соответственно управл ющие сигналы и информаци  от второй сопр гаемой ЭВМ.

Устройство работает следующим образом .5

Обмен информацией может быть осуществлен по инициативе любой из сопр гаемых ЭВМ. Рассмотрим случай, когда инициатором обмена  вл етс  перва  ЭВМ. Выполнение любой команды 20 начинаетс  с последовательности сигналов начальной выборки вьдачей адреса на вход 18 и сигналов ВБР-К и АДР-К на вход 19 устройства. В схеме 50 адрес сравниваетс  с  дре- 25 сом устройства и в случае несовпадени  схема 50 выдает сигнал ВБР-А на вьгход 23. При опознании адреса схема 50 вьщает сигнал, и через элемент И-Р-ШИ 28 триггер 35 переводитс  30 в единичное состо ние, сигнал с его выхода поступает через выход 23 устройства в первую ЭВМ и на элемент И 94, по сигналу с выхода которого взводитс  триггер 105, осуществл ю- 35 щий блокировку обращени  в устройство со стороны второй ЭВМ.

Перва  ЭВМ сбрасывает сигнал АДР-К на входе 19 устройства, и по сигналу с выхода формировател  31 40 на вьтходе элемента И-ИЛИ 27 формируетс  сигнал, который переводит триггер 32 в единичное состо ние, и в первую ЭВМ с выхода 23 поступает сигнал АДР-А, а с выхода коммутато- 45 ра 4 в первую ЭВМ поступает адрес. Получив адрес устройства, ЭВМ вьвдает команду на вход 18 и сигнал УПР-К Ha вход 19. При этом обнул етс  триггер 32, и по сигналу с выхода элемен-зо та И 44 команда записываетс  в регистр 42 5 а на вьпсоде элемента И 93 ормируетс  сигнал требовани  обмена, который поступает во вторую сопр гаемую ЭВМ через блок 15 и выход 25 и 55 о которому обнул етс  триггер 105. Епок 6 осуществл ет контроль команы на выходе дешифратора 43 и при обнаружении неправильной команды заносит единицу в регистр 5.

После того5 как перва  ЭВМ снимает сигнал УПР-К, по сигналу с выхода формировател  30 через элемент ИШ 49 триггер 34 переводитс  в единичное состо ние, и в первую ЭВМ через выход 23 поступает сигнал УПР-А а с выхода регистра 5 через коммутатор 4 и выход 24 в первую ЭВМ поступает байт состо ни . Перва  ЭВМ отвечает сигналом ИНФ-К, по которому обнул етс  триггер 34. Втора  ЭВМ отвечает на сигнал требовани  обмена сигналами пуска объекта, которые с входа 21 через блок 15 поступают на вход элемента И 96, сигнал с выхода которого переводит триггер 109 в единичное состо ние. Сигнал с выхода триггера 109 через элемент 104 задержки поступает через блок 15 и выход 25 во вторую ЭВМ, а также на вход элемента И 98. В момент поступлени  тактового импульса на второй вход элемента Н 98 на его выходе формируетс  сигнал, который переводит триггер 110 в единичное состо ние, что означает разрешение на прием команды от второй ЭВМ. Сигнал с выхода триггера 110 через элемент ИЛИ 89 переводит в единичное состо ние триггер 86, который разрешает прохождение тактовых импульсов на выход элемента И 88, откуда они поступают через блок 15 во вторую ЭВМ, котора  вьщает команду последовательным кодом на вход 22, откуда она поступает через блок 15 на вход регистра 8.

Прием команды в регистр 8 осуществл етс  по сигналам с выхода элемента И 66, которые поступают на вход регистра 8 через элемент ШШ 60. При1ем команды заканчиваетс  в момент переполнени  счетчика 91. При этом обнул етс  триггер 86, и тактовые импульсы не проход т на выход элемента И 88, а также, если блок 3 не обнаружил ошибки, на выходе элемента И 99 формируетс  строб приема команды в регистр 10 и обнул етс  триггер ПО.

Если блок 3 обнаруживает ошибку при контроле по модулю прин тий команды , строб приема команды не вырабат1 ,шаетс , а по сигналу с выхода

блока 3 формирователь 14 через блок 13 и выход 25 выдает во вторую ЭВМ сигнал сбо  и завершени  операции . Сигнал с выхода регистра 10 по-ступает на вход дешифратора 16, а затем в блоке 11 происходит сравнение команд, прин тых от обеих ЭВМ. Элемент 7 осуществл ет контроль дешифруемой команды и в случае обнаружени , неверной команды вьщает сигнал на выхбд, по которому формирователь 14 вьщает через блок 15 и выход 25 во вторую ЭВМ сигнал завершени , операции . В случае несовпадени  команд блок 11 вьщает сигнал, который.запоминаетс  в регистре 5 и по которому формирователь 14 через блок 15 и выход 25 вьщает во вторую ЭВМ сигнал окончани  операции.

В случае сравнени  команд блок 11 вьщает сигнал, через элемент ИЛИ 56 и элемент И-ИЛИ 70 переводит в единичное состо ние триггер 38, с выхода которого через выход 23 в первую ЭВМ поступает сигнал ИНФ-А, означающий запрос байта данных. Перва  ЭВМ выдает байт данных на вход 18 и сигнал ИНФ-К на вход 19. Байт данных поступает на вход регистра 8, прием в которьй осуществл етс  по сигналу с выхода элемента И 62, который также переводит в единичное состо ние триггер 77 и заносит единицу в счетчик 81 через элемент ИЛИ 58.

Блок 2 осуществл ет контроль поступающей информации по модулю, и в случае обнаружени  ощибки вьщает сигнал в регистр 5. На другой вход счетчика 81 поступает сигнал разрещени  сдвига, который формируетс  на элементе И 61 и элементе И-ИЛИ 74. Синхронно со сдвигом счетчика 81 осу-ществл етс  сдвиг содержимого регистра 8 по сигналу с выхода элемента

И 61 через элемент ИЛИ 60. Сдвиг содержимого счетчика 81 осуществл етс  до момента его переполнени , когда на его выходе по вл етс  сигнал, по которому прибавл етс  единица в счетчик 82, через элемент И-ИЛИ 73 триггер 78 переводитс  в единичное состо ние и через элемент И-ИЛИ 76 обнул етс  триггер 77. Это приводит к выработке сигнала на выходе элемента И-ШШ 70, по которому взводитс  Т1 1ггер 38, и устройство запрашивает , у первой ЭВМ следующий байт данных .

Прием байтов данных происходит до тех пор, пока не переполнитс  82, Это означает, что регистр 8 полностью заполнен, при этом сигналом с выхода элемента И-ИЛИ 71 триггер 80 переводитс  в единичное состо ние , и по сигналу с выхода элемен- та И 64 в регистр 9 переписываетс  информаци  из регистра 8., При этом триггер 80 обнул етс , а триггер 79 переходит в единичное состо ние, и с выхода элемента И-ИЛИ 83 через блок 15 и выход 25 во вторую ЭВМ поступает имимпульс начала числа. Кроме того, по импульсу начала числа переходит в

единичное состо ние триггер 86, и с

вьпсода элемента И 88 импульсы сдвига поступают через блок 15 и выход 25 во вторую ЭВМ и через элемент И 65 на вход элемента И-ИЛИ 75, сигнал с

выхода которого поступает на сдвиговый вход регистра 9 и на его втором выходе по вл етс  информаци , котора  через блок 15 и выход 26 поступает во вторую ЭВМ. Передача информации во вторую ЭВМ продолжаетс  до тех пор, пока не по витс  сигнал пе- реполнени  на вькоде счетчика 91, по которому обнул етс  триггер 86 и прекращаетс  выработка импульсов сдвига . Прием следующего слова из первой ЭВМ в регистр 8 начинаетс  сразу же после освобождени  регистра 8 и обнулени  триггера 80. Прием информации

заканчиваетс , когда в ответ на очередное ИНФ-А перва  ЭВМ вьщает на вход 19 сигнал УПР-К, который поступает на элемент И 45, сигнал с выхода которого переводит триггер 36

в единичное состо ние. Втора  ЭВМ в ответ на импульс начала последнего слова ввдает сигнал обнулени , который переводит триггер 107 в единичное состо ние. После того, как последнее

слово передано во вторую ЭВМ, триггер 108 сигналом с выхода элемента И 100 переводитс  в единичное состо ние , и на выходе элемента И 97 вырабатываетс  импульс завершени  операции , по которому обнул ютс  триггеры 107-109 и вырабатываетс  сигнал на выходе элемента ИЛИ 49, который переводит триггер 34 в единичное состо ние , и сигнал с его выхода поступает через выход 23 в первую ЭВМ. От первой ЭВМ поступает сигнал УПР-К, и на выходе элемента И-ИЛИ 29 формируетс  сигнал установки в единичное состо ние триггера 37, который обнул ет триггер 35, после чего сбрасываетс  триггер 37. На этом выполнениекоманды заканчиваетс  ,

Рабата -устройства по инициативе второй ЭВМ начинаетс  после поступлени  на вход 21 сигналов пуска объекта , которые через блок 15 поступают на элементы И 95 и 96 и перевод т в единичное состо ние триггеры 106 и 109. Сигнал с выхода триггера 109, пройд  через элемент 104 задержки, поступает через выход 25 во вторую ЭВМ, а также на элемент И 98, по сигналу с выхода которого триггер 110 переводитс  в единичное состо ние. Затем в блоке 12 происходит выработка импульсов сдвига, по которым осуществл етс  прием тсоманды от второй ЭВМ и запись ее в регистр 10.

По сигналу с выхода триггера 106 сигналом с выхода элемента И 47 триггер 33 переводитс  в единичное состо ние , и с его выхода через выход устройства 23 в первую ЭВМ поступает сигнал ТРВ-А. В ответ на ТРБ-А между первой ЭВМ и устройством отрабатьгоаетс  последовательность начальной выборки, в результате которой в первую ЭВМ поступает байт состо ни  с признаком Внимание. Затем перва  ЭВМ вводит последовательность сигнаов начальной выборки и вьщает устройству команду, котора  запоминаетс  в регистре 42. Сигналы с выходов епгафраторов 16 и 43 поступают на схему 11 сравнени , сигнал с выхода которой поступает на вход элемента И-ИЛИ 83, на выходе которого формируетс  импульс начала числа, поступающий через блок 15 и выход 25 во вторую ЭВМ. При этом по сигналу с выхода элемента ИЛИ 89 триггер 86 переходит в единичное состо ние, и на выход 25 начинают поступать импульсы сдвига.

Втора  ЭВМ вьщает информацию на вход 22, откуда она через блок 15 по ступает в регистр 8. Прием информации в регистр 8 заканчиваетс  в момент переполнени  счетчика 91, на выходе которого по вл етс  сигнал, обнул юпщй триггер 86 и поступающий на вход элемента И-ИЛИ 71, сигнал с выхода которого переводит триггеры 78 80 в единичное состо ние. При этом на выходе элемента И 64 формируетс  строб приема в регистр 9, по которому переводитс  в единичное состо ние

триггер 79, обнул етс  триггер 80 и заноситс  единица в счетчик 82, а на выходе элемента H-RHJi 70 по вл етс  сигнал, который переводит триггер 38 в единичное состо ние. Сигнал ИНФ-А с выхода триггера 38 через выход 23 поступает в первую ЭВМ, куда также с выхода регистра 9 через коммутатор 4 и выход 24 поступает байт данных;

Перва  ЭВМ отвечает вьщачей сигнала ИНФ-К на вход 19. При этом по сигналу с выхода элемента И 46 триггер 78 обнул етс , в счетчик 81 заноситс  единица, а на выходе элемента И-ИЛИ 75 по вл етс  сигнал, по которому происходит сдвиг содержимого регистра 9, оканчивающийс  после пе4реполнени  счетчика 81, когда сигнал с его выхода через элемент И-ИЛИ 73 переводит триггер 78 в единичное состо ние и прибавл ет единицу в счетчик 82. При этом формируетс  сигнал на выходе элемента И-ИЛИ 70, которьй переводит в единичное состо ние триггер 38, и в первую ЭВМ передаетс  следующий байт информации. Передача байтов в первую ЭВМ заканчиваетс , когда переполн етс  счетчик 82. При этом по сигналу с выхода элемента И-ИЛИ 72 обнул етс  триггер 79.

Запрос очередного слова .во вторую ЭВМ поступает сразу же после обнулени  триггера 80. Передача массива

ЭВМ в ответ на очередной импульс начала числа вьщает на вход 22 сигнал окончани  работы, который через блок 15 поступает на триггер 107 и

переводит его в единичное состо ние. Затем осуществл етс  прием последнего слова в регистр 8, и в момент переполнени  счетчика 91 на выходе элемента И 100 по вл етс  сигнал, котоРый переводит триггер 108 в единичное состо ние. Передача информации в первую ЭВМ заканчиваетс ,когда йа вход 19от нее поступает сигнал УПР-К. При этом взводитс  триггер 36 и на выходе

элемента И 97 вьфабатьшаетс  импульс завершени  операции, по которому обнул ютс  триггеры 107-109 и вырабатываетс  сигнал на выходе элемента ЛИ 49, перевод щий триггер 34 в ёдиничное состо ние. Сигнал УПР-А с выхода триггера 34 поступает через выход 23 в первую ЭВМ, котора , получив байт состо ни  с выхода 24, вьща- ет сигнал УПР-К, и сигналом с выхода элемента И-ШШ 29 триггер 37 переводитс  в единичное состо ние, обнул   триггер 35, что вызывает сброс триггера 37. На этом отработка команды заканчиваетс .

Кроме описанного режима работы, устройство обеспечивает работу со второй ЭВМ в синхронном режиме, дл  чего навход 20 поступает частота от внешнего синхронизатора, котора  задает начало сеансов обмена информацией со второй ЭВМ. При этом инициатором обмена всегда  вл етс  перва  .ЭВМ.

Рассмотрим случай передачи информации из первой ЭВМ во вторую.

Работа устройства начинаетс  отработкой последовательности сигналов начальной выборки, приемом команды с признаком синхронного режима и записью информации в регистр 8 аналогично описанному режиму. После переписки информации из регистра 8 в регистр 9 и взведени  триггера 79 устройство ожидает поступлени  импульса начала обмена на вход 20, по которому формируетс  сигнал на выходе элемента И-ИЛИ 85, перевод щий триггер 87 в единичное состо ние. При этом на выходе элемента И-ИЛИ 87 по вл етс  импульс начала числа, который поступает череэ блок 15 и выход 25 во вторую ЭВМ и по которому также, взводитс  триггер 86. Затем описанным образом устройство вьщает во вторую ЭВМ информацию из регистра 9. Прием следующего слова из первой КВН в регистр 8 начинаетс  сразу же после переписки предьздущего слова в регистр 9 и обнулени  триггера 80. Передача информации заканчиваетс , когда перва  ЭВМ ввдает на вход 19 сигнал УПР-К. Это приводит к взведению триггера 36, сигнал с выхода которого поступает на второй вход элемента И-ИЛИ 84. После того, как последнее слово передано во вторую ЭВМ и на выходе счетчика 91 по вл етс  сигнал конца слова, поступающий н первьй вход элемента И-ШЖ 24, на вы ходе которого формируетс  сигнал обнулени  триггера 87, по которому так .же по вл етс  сигнал на выходе элемента ШШ 49, вэвод щий триггер 34, выполнение команды завершаетс , обьгчным образом.

Если устройством от первой ЭВМ подучена команда считывани  информации

из второй ЭВМ с признаком синхронного режима, по ближайшему импульсу начала обмена сигналом с вьрсода элемента И-Ш1И 85 взводитс  триггер 87, что приводит к формированию и передаче во вторую ЭВМ импульса начала числа , и затем происходит прием информации от второй ЭВМ в регистр 8 и передача ее в первую ЭВМ аналогично описанному режиму.

Claims (1)

1. Формула изобретени 

   Устройство дл  сопр жени  двух вычислительных машин, содержащее первый блок управлени  обменом, первьй и второй входы которого соединены соответственно с информационным и управл ющим входом первой вычислительной машины, регистр состо ни , подключенный первым информационным входом и выходом соответственно к выходу первого элемента И-ИЛИ-НЕ и первому информационному входу коммутатора информации, второй информационный и управл ющий входы и выход которого соединены соответственно с первым выходом регистра вьщачи, первьм выходом первого блока управлени  обменом и информационным входом первой вычислительной машины, регистр команд и регистр приема, первый информацион|ный вход которого подключен к инфор| мационному выходу первой вычислительной машины, второй блок управлени  обменом и блок усилителей-формирователей , первый и второй входы и выходы которого соединены соответственно с информационными и управл ющими выходами и информационными входами второй вычислительной машины, а третий вход и выход - соответственно с первыми выходом и входом второго блока управлени  обменом, вторым выходом . подключенным к третьему входу первого блока упра:влени  обменом, а группой входов - к группе выходов первого блока управлени  обменом и первому и второму информационным входам первого блока контрол  команды, о тличающеес  тем, что, с целью расширени  области применени  устройства , в него введены блок управлени  регистрами, блок синхронизации обмена с второй вычислительной машиной , второй элемент И-ИЛИ-НЕ, дешифратор команд, блок сравнени  команд, два блока контрол  по модулю и формирователь импульса прерьшани , причем информационный вход второго разр да и управл ющий вход регистра состо ни  подключены соответственно через первьй блок контрол  по модулю - к информационному выходу и к управл ющему выходу первой вычислительной машины , а инфррмационньй вход третьего разр да регистра - к выходу несравнени  блока сравнени  команд и выходу второго блока контрол  по модулю, управл ющие входы регистра приема и регистра выдачи соединены соответственно с первым и вторым выходами блока управлени  регистрами, первьй, второй и третий выход которого подключены соответственно к группе выходов, второму выходу и четвертому входу первого блока управлени  обменом, п тым входом соединенного с первыми информационными входами второго элемента И-ИЛИ-НЕ, блока сравнени  команд и через дешифратор команд - с выходом регистра команд, первьй и второй информационные входы которого подключены соответственно к третьему выходу второго блока управлени  обменом и первому выходу регистра приемаi вторым выходом соединенного с информаци онным входом регистра вьдачи, а вторым информационным входом - с входом второго блока контрол  по модутпо и четвертым выходом блока усилителейформирователей , четвертый и п тый входы которого подключены соответственно к второму выходу регистра вьща чи и выходу формировател  импульса прерывани  и второму входу второго блока управлени  обменом, третий и четвертый входы которого подключены соответственно к первому и второму вькодам блока синхронизации обмена с второй вычислительной машиной, первы вход которого подключен к выходу сра нени  блока сравнени  команд и треть ему входу блока управлени  регистрами , а второй и третьи входы и выходы соединены соответственно с четвертыми и п тыми выходами и входами блока управлени  регистрами, шестым входом подключенного к четвертому выходу второго блока управлени  обменом и четвертому входу блока синхронизации обмена с второй вычислительной машиной , второй и четвертый выходы которого соединены с шестым входом блока усилителей-формирователей, а группа входов, п тый выход и п тый вход соответственно с группой выходов и третьим входом первого блока управлени  обменом и тактовым выходом второй вычислительной мапшны, второй информационный вход блока сравнени  команд подключен к группе выходов первого блока управлени  обменом, выход несравнени  которого и выходы второго блока контрол  по модулю и второго элемента И-ИЛИ-НЕ подключены соответственно к первому , второму и третьему входам запуска формировател  импульса прерьшани , причем первый блок управлени  обменом содержит схему сравнени  с константой адреса. три элемента И-ИЖ, два формировател  импульса заднего фронта, семь триггеров , формирователь импульса переднего фронта, элемент НЕ, четыре элемента И, элемент задержки, регистр команд, дешифратор команд, два элемента ИЛИ, причем первый вход блока соединен с информационными входами схемы сравнени  с константой адреса jj регистра команд, вход записи которого соединен через элемент задержки с группой выходов блока и выходом первого элемента И,- первый вход которого соединен с первым выходом блока и выходом первого триггера, установочный вход которого соединен с выходом первого элемента И-ИЛИ, первый вход которого соединен с выходом второго триггера, первьм входом второго элемента И-ИЛИ, первым выходом и группой выходов блока, второй вход которого соединен с входами сброса второго и третьего триггеров, первыми входами второго и третьего элементов И, третьего элемента И-ИЛИ, первого элемента ИЛИ, через первьй и второй формирователи импульса заднего фронта с первым входом второго элемента ИЛИ и рторым входом первого элемента И-ШШ, с управл ющим входом схемы сравнени  с константой адоеса . вторьм входом втооого элемента И-ИЛИ, входом сброса первого триггера и вторым входом первого элемента И, выходы несравнени  и сравнени  схемы сравнени  с константой адреса соединены соответственно с первым выходом блока и третьим входом второго элемента И-ШШ, выход которого соединен с входом установки четвертого триггера, выход которого сое/Ц1нен с третьим входом элемента И-ШШ, с первым выходом блока, через формироват ;ль импульса переднего фронта с гру пой выходов блока, через элемент НЕ с входлМи сброса п того и шестого TpHiiepoB и группой выходов блока, выход и установочный вход п того триг гера соединены соответственно с группой выходов блока и выходом второго элемента И, второй вход которого соедине с первым выходом блока, выходом седьмого триггера и вторым входом третьего элемента И, выход которого соединен с вторым выходом блока четвертый вход которого соединен с .установочным входом седьмого триггера , вход сброса которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с первым выходом блока, выходом .третьего триггера и вторым входом третьего элемента И-ЙЛИ, выход которого соединен с установочным входом шестого триггера, выход которого соединен с входом сбро са четвертого триггера и третьим входом первого элемента ИЛИ, установочньй вход третьего триггера соединен с выходом второго элемента ИЛИ, выход регистра команд череэ дешифратор команд соединен с группой выходов блока, третий вход которого соединен с вторым входом второго элемента ИЛИ и первым входом четвертого элемента И второй вход и выход которого соединены соответственно с п тым входом блока и установочным входом второго триггера, причем блок управлени  регистрами содержит п ть элементов НЕ, п ть элементов ИЛИ, семь элементов И два элемента задержки, семь элементов И-ИЛИ, четыре триггера, счетчик битов, счетчик байтов, причем выход первого элемента И-ИЛИ соединен с тре тьим выходом блока, первый вход ко торого соединен с первыми входами первого и второго элементов ИЛИ и через первый элемент НЕ с первым входом 45 та

   первого элемента И-Ш1И, второй вход которого соединен с первыми входами первого и второго элементов И и выходом первого элемента ИЛИ, выход второго элемента И соединен с установочным входом первого триггера, первыми входами второго элемента И-ИЛИ и третьего элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, входом сброса второго триггера и первым входом третьего элемента И-ИЛИ, второй вход которого соединен с четвертым входом блока и

   нен с выходом второго триггера и через п тый элемент НЕ с третьими входами п того и шестого элементов ИИЛИ , четвертый вход которого соединен

   с выходом п того элемента И, первьй вход которого соединен с первыми входами шестого и седьмого элементов И и через второй элемент задержки с п тым входом блока, шестой вход которого соединен с вторым входом седьмого элемента И, выход которого соединен с первым входом п того элемента И, второй вход которого соединён вторым входом второго элемента И-ИГГИ, третий вход которого соединен с первыми входами четвертого, п того и шестого элементов И-ИЖ, выходом второго элемента ИЛИ и первым входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента вторым входом блока , первый и второй входы четвертого элемента ИЛИ соединены соответственно с первым входом блока и входом четвертого элемента И-ИЛИ, выходом четвертого элемента И и через первый элемент задержки с входом сброса четвертого триггера, установочный вход которого соединен с выходом второго элемента И-ИЛИ, четвертый вход которого соединен с выходом счетчика байтов, вход сброса которого соединен с выходом четвертого элемента ИЛИ, счетный вход счетчика байтов соединен с третьим входом четвертого элемента И-ИЛИ, первым входом седьмого элемента И-ИЛИ и выходом счетчика битов , счетный и разрешающий входы которого соединены соответственно с выходом третьего элемента И и йыходом п того элемента И-ИЛИ, второй вход которого соединен с п тым выходом блока, с вторым входом шестого элемента И-ИЛИ, с выходом третьего триггера и через второй элемент НЕ. с вторым входом седьмого элемента И-ИЛИ и первым входом четвертого элемента И, второй вход которого подключен к третьему входу седьмого элемента И-ИЛИ, к выходу четвертого триггера и через третий элемент НЕ к третьему входу первого элемента И-ИЛИ, к четвертому выходу блока и второму входу первого элемента И,третий вход которого соединен с выходом первого триггера и через четвертый элемент НЕ с четвертым входом первого элеменИ-ИЛИ , п тый вход которого соедис выходом шестого элемента И, выходы второго элемента И и п того элемента ИЛИ образуют первый выход блока, третий вход блока соединен с вторыми входами первого и второго элементов ИЛИ п того и шестого элементов И и третьим входом третьего элемента И-ИЛИ, выход которого соединен с установйчным входом третьего триггера, выход четвертого элемента И-ИЛИ соединен с установочным входом второго триггера, выход первого элемента И соединен с третьим входом п того эле мента ИЛИ и четвертым входом п того элемента И-ИЛИ, выходы четвертого элемента И и шестого элемента И-ИПИ образуют второй выход блока, причем блок синхронизации обмена с второй вычислительной машиной содержит гене ратор тактовых импульсов, три элемен та И-ШШ, два триггера, элемент задержки , элемент И, элемент ШШ, счет чик импульсов, причем выход первого элемента И-ИЛИ соединен с четвертым выходом блока и первым входом элемента ШШ, второй вход и выход которого соединены соответственно с четвертым входом устройства и установоч ным входом первого триггера, выход которого соединен с первым входом элемента И, выход которого соединен с третьим вЬкодом блока и входом сче чика импульсов, выход которого соеди нен с входом сброса первого триггера с вторым выходом блока и пе{1вым входом второго элемента И-ИЛИ, второй и третий входы которого соединены с группой входов блока и первым входом третьего элемента И-ИШ, выход второ го элемента И-ШШ соединен с п тым вьгходом блока и входом сброса второго триггера, установочный вход которого соединен с выходом третьего элемента И-ШШ, второй вход и выход которого соединены соответственно с выходом элемента задержки, первьы выходом блока и п тым входом блока, четвертый вход третьего элемента И-ИПИ соединен с третьим входом блока и пер вым входом первого элемента И-ШШ, второй, третий и четвертый входы которого соединены соответственно с вто рым и первьм входами блока и выходом второго триггера, выход генератора

   тактовых импульсов подключен к п то- 55 им выходом блока. му входу первого элемента И-ИЛИ, второму входу элемента И и входу элемента задержки, причем второй блок управлени  обменом содержит восемь элементов И, три элемента НЕ, шесть триггеров, элемент задержки, причем выход первого элемента И соединен с первым вьгходом блока и входом сброса первого триггера, установочный вход которого соединен с выходом второго элемента И, первый вход которого подключен через первый элемент НЕ к второму выходу блока и выходу второго триггера, установочный вход которого соединен с выходом третьего элемента И, первый вход которого соединен с входом сброса второго триггера, а второй вход -. с первым входом блока , первым входом четвертого элемента И и установочным входом третьего триггера, вход сброса которого соединен с вторым и первым выходами блока, выходом п того элемента И, входами сброса четвертого и п того триггеров , установочный вход которого соединен с выходом четвертого элемента И, второй вход которого через второй элемент НЕ соединен с выходом первого триггера, выход п того триг-. гера через элемент задержки соеди нен с первьм выходом блока и первым входом шестого элемента И, выход которого соединен с установочным входом шестого триггера, выход которого соединен с четвертым выходом блока и первьм входом седьмого элемента И, второй вход которого соединен с вторым входом шестого элемента И и третьим входом блока, третий вход седьмого элемента И соединен четвертьм входом блока и перйым входом восьмого элемента И, второй вход и выход которого соединены соответственно с выходом третьего -триггера и установочным входом четвертого триггера, выход которого соедииен с первьм входом й того элемента И, первые входы первого и третьего элементов И и вторые входы первого и п того злементон И образуют группу входов блока, четвертый вход седьмого элемента И соединен через третий элемент НЕ с вторым входом блока, а выход - с входом сброса шестого триггера и третьда 19

   UTT 525 г гг

   Фиг.1