SU1325495A1 - Устройство дл сопр жени вычислительного модул с магистралью - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  модулей, вход щих в вычислительную систему магистрального типа обща  шина. Целью изобретени   вл етс  сокращение аппаратурных затрат устройства. Эта цель достигаетс  тем, что в устройство , содержащее блок 18 управлени  циклом обмена, блок 24 регистра управлени , блок 20 дешифрации состо ни , блок 22 пр мого доступа к пам ти, блок 23 прерывани  и блок усилени , введены блок 1 счета времени , блок 16 формировани  стробов управлени , генератор 15 тактовых импульсов и элементы И 26 и 27. 3 з.п. ф-лы, 9 ил. с S (Л Фиг.1

Description

Изобретение относитс  к вычисхш- тельной технике и может быть использовано дл  сопр жени  модулей вычислительной системы с интерфейсом Об- ща  шина.

Целью изобретени   вл етс  повышение пропускной способности устройств при обмене массивами данных.

На фиг.1 представлена блок-схема устройства; на фиг.2 - 7 - функциональные схемы блока формировани  стробов управлени , блока управлени  циклом обмена, блока коммутации режима исполнител , блока управлени  пр мым доступом к пам ти,блока прерывани  и блока дешифрации режима работы; на фиг.8 и 9 - временные диаграммы выполнени  устройством операций Запись и Чтение.

Устройство содержит (фиг.1) блок 1 счета времени с выходом 2 сигнала ошибки по тайм-ауту, интерфейс 3 св зи устройства с вычислительным моду- лем, первый-четвертый приемопередатчики 4-7 блока усилени , интерфейс 8 магистрали Обща  шина, двунаправленные линии 9-12 св зи входов-выходов приемопередатчиков 4-7 с шинами синхронизации задатчика и исйолните- л , управлени , приема-выдачи и зан тости , образующие группу входов-выходов блока усилени , линии 13 и 14 выходов приемопередатчиков 4 и 5, гене- ратор 15 тактовых импульсов, блок 16 формировани  стробов управлени  по линии 17 второго выхода, разрешающий работу генератора 15, блок 18 управлени  циклом обмена, четвертым выхо- дом св занный по линии 19 интерфейсом 8, блок 20 дешифрации состо ни , первым выходом по линии 21 соединенный с входом приемопередатчика 5, блок 22 пр мого доступа и пам ти, блок 23 прерывани , блок 24 регистра управлени , вьщающий сигналы с выхода по лини м (шине 25), элементы И 26 и 27, линии 28 и 29 выходов элементов И 26 и 27, линии 30 и 31 сигналов запроса и разрешени  пр мого доступа к пам - тиj лини  32 сигнала разрешени  пр мого доступа магистрали, линии 33 и 34 сигналов первой и второй зан тости , линии 35 и 36 запроса и разреше- НИН передачи и лини  37 разрешени  передачи прерывани , лини  38 начальной установки, лини  39 синхронизации , лини  40 готовности данных,- лини  41 кода операции, линии 42 режима работы, линии 43 и 44 сигналов выдачи адреса и вектора прерывани , лини  45 сигнала подготовки (сброса) блока 1,лини  46 сигнала синхронизации задатчика, лини  47 сигнала селекции адреса, линии 48 управлени  данных, лини  49 сигнала управлени , задающего режим приема или выдачи на интерфейсе 8, лини  50 сигналов управлени  данными, линии 51 и 52 сигналов блокировки блока 16 и строби- ровани  блока 18, лини  53 сигнала конца работы, лини  54 сигнала последнего цикла, лини  55 сигнала зан тости интерфейса 8, линии 56 и 57 сигналов подтверждени  выборки.

Блок 16 формировани  стробов управлени  (фиг.2) содержит счетчик 58 и дешифратор, состо щий из элемента И-ИЛИ-НЕ 59, элементов И-НЕ 60-62, элемента ИЛИ 63, линии 64 входа задани  режима, линий 65 и 66 входа разрешени  блока.

Блок 18 управлени  циклом обмена (фиг.З) содержит линии 67 и 68 входа стробировани  блока 18, регистр 69 сдвига, узел 70 шифрации состо ни , коммутатор 7 1 установки регистра сдвига и узел 72 коммутации сигналов прерывани . На фиг.З показаны составл ющие блок 18 элемент И-ИЛИ 73, линии 74-77 сигналов запросов передачи , пр мого доступа, прерывани  и сигнала запроса последующего прерывани  после передачи данных, линии 78-80 сигналов приема и вьщачи данных и вьщачи вектора прерывани . Регистр 69 состоит из триггеров 81 и 82, узел 70 содержит элементы И-НЕ 83-87, элементы И 88 и 89, элемент И-ИЛИ-НЕ 90, триггер 91 конца цикла узел 72 содержит элемент И-ИЛИ 92, элемент И-НЕ 93 и элемент И 94.

Блок 20 дешифрации состо ни  (фиг.4) представл ет дешифратор 95, линии 96 и 97 образуют второй выход блока 20, дешифратор 95 построен на элементах И 98 и НЕ 99, элементах И-НЕ 100-102 и элементах ИЛИ 103 и 104.

Блок 22 пр мого доступа содержит (фиг.5) регистр 105, элемент И-НЕ 106 формирователь 107 импульса (одновиб- ратор), элемент И 108, элемент И-НЕ 109, элемент И 110, элемент И-НЕ 111 линию 112 сигнала начала работы, эле

мент И-НЕ 113, триггеры 114-116 регистра 105.

Блок 23 прерывани  содержит (фиг.© регистр 117, элемент И-НЕ 118, форми- рователь 119 импульсов (одновибрато элемент И 120, элемент И-НЕ 121, элемент И 122, элемент И-НЕ 123, линию 124 сигнала запроса передачи, триггеры 125-127 регистра 117 и элемент И-НЕ 128,

Блок 24 регистра управлени  содержит ( фиг.7) триггер 129 начала работы , регистр 130 режимов, узел 131 дешифрации, элемент ИЛИ 132, линии 133 и 134 сигналов передачи и после- дукнцего прерьтани , узел 131 состоит из элемента И-НЕ 135, элемента НЕ 136 элемента И-НЕ 137 и элемента И-ИЛИ-НЕ13 На чертежахтакже показаны лини  139 сигнала конца синхронизации, дешифратор 140 блока 16 и линии 141 и 142 разрешени  и блокировки второго выхода блока 16.

Устройство работает следующим образом .

Устройство осуществл ет асинхронное управление сопр гаемым вычислительным модулем при обмене с магистралью Обща  шина по принципу рос-ответ.

Устройство может находитс  в двух состо ни х - исполнител  (управл емое устройство) и задатчика (управл ющее устройство). В состо нии исполнител  устройство осуществл ет управление сопр гаемым модулем,  вл ющимс  пассивным устройством на Общей шине. Инициатором обмена служит активное устройство, задающее на общей шине код операции, адрес сопр гаемого модул  и сигнал синхронизации задатчика. В состо нии задатчика устройство управл ет сопр гаемым модулем ,  вл ющимс  активным устройством .

Управление сопр гаемым модулем в состо нии исполнител  осуществл етс  блоком 20 (фиг.4). Обмен управл ющими сигналами между сопр гаемым моду- лем и интерфейсом 8 происходит в следующей последовательности.

При наличи х на лини х 47 и 13 сигналов высокого уровн , в зависимости от кода управлени  на линии 49, на выходе 48. вырабатываетс  либо сигнал Прием данных (лини  96), либо сигнал Вьодача данных (лини  97). Эти сигналы поступают через интерфейс

зап-

25

, ю

8. 20 gg

3 в сопр гаемый модуль. После выполнени  модулей требуемой операции блок 20 получает по линии 40 сигнал Готовность данных. На выходе элемента И-НЕ 100 вырабатываетс  сигнал Синхронизаци  исполнител , поступающий по линии 21 на вход приемопередатчика 5, передающего сигнал Синхронизаци  исполнител  в интерфейс 8. В ответ на последний сигнал Синхронизаци  исполнител  из общей тины от активного модул  приходит сброс сигнала Синхронизаци  задатчика. 5 Блок 20 осуществл ет сброс сигналов Выдача данных или Прием данных, а также сигнал Синхронизаци  исполнител . На этом заканчиваетс  обмен управл ющими сигналами в режиме ис- полнител  между сопр гаемым модулем и магистралью (Общей шиной).

Если устройство не находитс  в состо нии исполнител , то оно может перейти в состо ние задатчика. Дл  этого на блок 24 по лини м 39, 133 и 134 поступают из сопр гаемого модул  через интерфейс 3 сигнал Начало работы и идентификаторы режима работы Передача и Последующее прерывание, 30 Дешифраци  режима работы происходит

с помощью узла 131. По сигналу Начало работы в линии 39 устанавливаетс  триггер 129, выход которого формиру- ет на входах установки регистра 130 высокий уровень напр жени . По заднему фронту сигнала Начало работы взводитс  соответствующий режиму работы один из триггеров регистра 130, причем по вление высокого уровней нап- 4Q р жени  на его первом инверсном выходе соответствует режиму запроса передачи данных, на втором инверсном выходе - режиму вьщачи вектора прерьгаа- ни ,

35

50

, на четвертом инверсном выходе - g режиму пр мого доступа к пам ти. Третий выход регистра 130 устанавливаетс  в состо ние лог. М дп  операции Чтение и лог. О дл  операции Запись в зависимости от сигнала Код операции на линии 41.

В режиме выдачи вектора прерывани . Инициатором обмена  вл етс  сопр гаемый модуль. Выполнение режима делител  на два этапа: захват Общей шины и выдача вектора прерывани . Резким работы задаетс  сигналом на ли НИИ 124 блока 23 (фиг.6), выработанном на выходе элемента ИЛИ 132 блока 24. На выходе элемента И-НЕ 123 вырабатываетс  сигнал Запрос передачи, который подаетс  по линии 35 в интерфейсе 8, В ответ из общей шины по линии 37 поступает сигнал Разрешение передачи, по переднему фронту которого одновибратор 119 вырабатывает импульс. По переднему фронту импульса стробируетс  триггер 123 и с его инверсного выхода сигнал Разрешение передачи высокого уровн  снимаетс  дл  передачи в интерфейс 8 дальнейшей трансл ции по общей шине при условии отсутстви  запроса передачи из блока 24. Если триггер 125 не сработал , то с его инверсного выхода сигнал низкого уровн  блокирует дальнейшую трансл цию по общей шине при наличии запроса передачи. Задним фронтом импульса одновибратора 119 стробируетс  триггер 126 и на его инверсном выходе вырабатываетс  сигнал Подтверждение выборки дл  передачи по линии 56 в интерфейс 8. В ответ на общей шине в линии 37 происходит сброс сигнала Разрешение передачи и при отсутствии сигналов Синхронизаци  исполнител    Зан тость на лини х 14 и 55 устанавливаетс  триггер 127, на инверсном выходе которого вырабатьшаетс  сигнал зан тости в линию 34. Через элемент И 26 и приемопередатчик 6 сигнал с линии 34 транслируетс  на линию 11 интерфейса 8. На этом заканчиваетс  этап захва- та общей шины.

При требовании прерывани  сопр гаемый модуль и вьфабатывает сигнал зан тости на линии 34 блока 18, который вырабатьшает в линии 44 сигнал Выдача вектора. Сопр гаемый модуль, получив сигнал Вьщача вектора по интерфейсу 3, выдает в линию 40 сигнал Готовность данных. Узел 72 вырабатывает сигнал прерывание, котос  в два этапа: захват общей шины и управление обменом данных. Между соп р гаемым модулем и пассивньм модулем на общей шине. Захват общей шины про

5 исходит аналогично захвату общей щи- ны при выполнении режима вьщачи век - тора прерывани . После вьщачи сигнала Зан тость в линию 55 происходит обмен управл ющими сигналами дл  об 0 мена данными по общей щине. В работу включаютс  блок 18, генератор 15 и блок 16. При поступлении по лини м 74 и 33 блока 18 сигнала требовани  передачи и сигнала зан тости узел 70

5 вырабатывает на линии 43 сигнал Выдача адреса , которьй поступает на интерфейс 3. Сопр гаемый модуль выда ет адрес на общую шину. Код управлени  на общей шине задаетс  сопр гае20 мым модулем с помощью сигнала Код операции в линии 41.

При выполнении операции Запись (фиг.8) по сигналу Вьщача адреса

25 узел 70 вырабатывает сигнал Вьщача данных, которьш поступает по линии 79 в сопр гаемый модуль, который получив этот сигнал вьщает данные на общую шину, а в линию 40 вьщает сиг30 нал Готовность данных. По сигналу в линии 40 дешифратор 140 формирует на линии 141 сигнал, разрешающий работу генератора 15. При поступлении тактовых импульсов счетчик 58 формирует на лини х 67 и 68 первый и второй стробы управлени , которые поступают на входы синхронизации регистра 69. По заднему фронту второго строба управлени  (через 150 не) срабатывает триггер 81 и на выходе узла 70 в линии 46 вырабатываетс  сигнал Синхро низаци  задатчика, который поступает на общую шину. При установке триггера 81 на линии 142 дешифратор 140

35

40

рый подаетс  в линию 19 интерфейса 8. 45 вырабатывает сигнал блокировки гене- В ответ по линии 14 из общей шины ратора 15. Генератор 15 блокируетс 

14

приходит сигнал Синхронизаци  исполнител . Узел 72 сбрасьгоает сигналы Вьщача вектора и Прерьшание. Сброс сигнала Вьщача вектора в линии 44 приводит к сбросу триггера 129 блока 24, который устанавливает в исходное состо ние регистр 130 и триггеры 126 и 127. При этом режим выдачи вектора прерьюани  заканчиваетс  .

Выполнение режима обмена данными по его запросу передачи осуществл етдо тех пор, пока на линии 14 не по витс  сигнал Синхронизаци  исполнител . Срабатывает коммутатор 71,ко50 торый устанавливает триггер 82, снима  блокировку генератора 15. По следующему заднему фронту второго строба управлени  на линии 68 сбрасы- ваетс  триггер 81 регистра 69. На вы55 ходе элемента И-НЕ 87 вырабатываетс  сигнал конца цикла, стробирующий триг гер 91, формирующий в 65 сигнал Конец цикла. Обмен массивом слов заканчиваетс  приходом из сопс  в два этапа: захват общей шины и управление обменом данных. Между сопр гаемым модулем и пассивньм модулем на общей шине. Захват общей шины происходит аналогично захвату общей щи- ны при выполнении режима вьщачи век - тора прерывани . После вьщачи сигнала Зан тость в линию 55 происходит обмен управл ющими сигналами дл  обмена данными по общей щине. В работу включаютс  блок 18, генератор 15 и блок 16. При поступлении по лини м 74 и 33 блока 18 сигнала требовани  передачи и сигнала зан тости узел 70

вырабатывает на линии 43 сигнал Выдача адреса , которьй поступает на интерфейс 3. Сопр гаемый модуль выдает адрес на общую шину. Код управлени  на общей шине задаетс  сопр гаемым модулем с помощью сигнала Код операции в линии 41.

При выполнении операции Запись (фиг.8) по сигналу Вьщача адреса

узел 70 вырабатывает сигнал Вьщача данных, которьш поступает по линии 79 в сопр гаемый модуль, который получив этот сигнал вьщает данные на общую шину, а в линию 40 вьщает сигнал Готовность данных. По сигналу в линии 40 дешифратор 140 формирует на линии 141 сигнал, разрешающий работу генератора 15. При поступлении тактовых импульсов счетчик 58 формирует на лини х 67 и 68 первый и второй стробы управлени , которые поступают на входы синхронизации регистра 69. По заднему фронту второго строба управлени  (через 150 не) срабатывает триггер 81 и на выходе узла 70 в линии 46 вырабатываетс  сигнал Синхронизаци  задатчика, который поступает на общую шину. При установке триггера 81 на линии 142 дешифратор 140

14

до тех пор, пока на линии 14 не по витс  сигнал Синхронизаци  исполнител . Срабатывает коммутатор 71,ко50 торый устанавливает триггер 82, снима  блокировку генератора 15. По следующему заднему фронту второго строба управлени  на линии 68 сбрасы- ваетс  триггер 81 регистра 69. На вы55 ходе элемента И-НЕ 87 вырабатываетс  сигнал конца цикла, стробирующий триггер 91, формирующий в 65 сигнал Конец цикла. Обмен массивом слов заканчиваетс  приходом из сопр гаемого модул  по линии 54 сигнала Последний цикл. По заднему фронту следующего строба сбрасываетс  триггер 91, снима  сигналы на лини х 43 и 79 и сбрасыва  триггер 129, чем вывод тс  в исходное состо ние регистр 130 и триггер 127,

При выполнении операции Чтение (фиг.9) сигналом Вьщача адреса в линии 43 снимаетс  блокировка с генератора 15 и на блок 16 поступают такты , записывающие счетчик 58. Через заданное врем  (150 не) по заднему фронту сигнала в линии 68 срабатывает триггер 81, формиру  в лини х 46 и 66 сигналы Синхронизаци  задатчи- ка. Высокие уровни сигналов на лини х 66 и 139 привод т к блокировке генератора 15 до прихода из линии 14 сигнала Синхронизаци  исполнител , по которому устанавливаетс  триггер 82. Генератор 15 запускаетс  и на линии 67 формируетс  первый строб. Через такт (75 не) по второму стробу (лини  68) дл  передачи сопр гаемому модулю на линии 78 формируетс  сигнал Прием данных, который через элемент ИЛИ 103 и на линию 96 поступает через интерфейс 3 в модуль. Сои- зо срабатывает сигнал в линии 32

р гаемьш модуль осуществл ет прием данных в общей шины выдает в линию 40 сигнал Готовность данных. Этот сигнал снова разблокирует генератор 15 аналогично тому, как это., происходит при выполнении операции Запись . Через 75 не вырабатываетс  сигнал Конец цикла и происходит сброс сигналов Вьщача. адреса, Зан тост . На этом выполнение операции Чтение заканчиваетс .

При превьшении регламента времени на приход по линии 14 сигнала Синхронизаци  исполнител  с общей щины от пассивного модул  срабатывает блок 1, вьщава  на интерфейс 3 сигнал сбо  по времени, которьм поступает также на блок 18. Таким образом, окончание

обмена происходит либо по приходу сиг- первому и второму выходам блока уси- нала Синхронизаци  исполнител , ли- лени , первый и второй входы синхро- бо по сигналу сбо  с выхода блока 1. низации блока усилени  соединены со- В ответ на сигнал сбо  сопр гаемый ответственно с первыми выходами бло- модуль посыпает по лини (45 сигнал ка дешифрации состо ни  и блока уп- Подготовка на блок 1, которьм пос- равлени  циклом обмена, второй и третий выходы которого соединены соответственно с третьим информационным входом блока дешифрации состо ни  и информационным входом регистра.управледний приводитс  в исходное состо ние .

При наличии сигнала на линии 134 выполн етс  режим обмена данными по

запросу передачи с последующим прерыванием , при этом этапь захвата общей шины и обмена данными происход т аналогично описанному. Однако с приходом по линии 54 сигнала Последний цикл не 1роисходит сброса триггера 127, а происходит переход в режим выдачи вектора прерывани  после обмена

О данными.

Выполнение режима пр мого доступа к пам ти происходит в два этапа: захват шины и обмен данными. На этапе захвата шины участвуют блоки 24 и 22.

5 С выхода регистра 130 на линии 75 при наличии сигналов на лини х 133 и 134 устанавливаетс  сигнал запроса пр мого доступа в блок 22, которьш формирует сигнал в линию 30 общей шины.

0 В ответ по линии 32 приходит сигнал Разрешение пр мого доступа, запирающий одновибратор 107. По переднему фронту выходного импульса одновибра- тора 107 срабатывает триггер 114, по

5 заднему фронту срабатывает триггер 115, вырабатывающий сигнал Подтверждение выборки на линии 57, которым сбрасываетс  сигнал линии 30. На магистрали в ответ на сигнал в линии

35

40

на инверсном выходе триггера 116 устанавливаетс  сигнал зан тости, поступающий в общую шину по линии 33. В блоке 18 формируетс  сигнал Выдача адреса ( лини  43), и начинаетс  этап обмена данными в описанных режимах Запись или Чтени . По вление сигнала Последний цикл в линии 54 от сопр гаемого модул  сбрасывает триггеры 91, 115, 116 и 129.

Claims (3)

1. Устройство дл  сопр жени  вы- g числительного модул  с магистралью, содержащее блок управлени  циклом обмена, блок дешифрации состо ни , первый и второй информационные входы которого подключены соответственно к

лени , выходом соединенного с входам задани  режима работы блока прерывани , первый выход которого подключен к входу состо ни  режима прерывани  блока управлени  циклом обмена, и блок пр мого доступа к пам ти, причем группы выходов блока прерывани  и блока пр мого доступа к пам ти  вл ютс  соответствующими группами выходов устройства дл  подключени  к входным шинам запроса и разрешени  прерывани  и запроса и разрешени  пр мого доступа магистрали, входы разрешени  блока прерывани  и блока пр мого доступа к пам ти  вл ютс  соответствующими входами устройства дл  подключени  к выходным шинам разрешени  прерывани  и разрешени  пр мого доступа магистрали, четвертый выход блока управлени  циклом обмена и группа входон-выходов блока усилени   вл ютс  соответственно выходом и группой входов-выходов устройства дл  подктпочени  к управл ющей шине прерывании и группе шин синхронизации магистрали , отличающеес  тем, что, с целью сокращени  аппаратурных затрат устройства, в него введены блок счета времени, блок формировани  стробов управлени , генератор тактрвых импульсов и два элемента И , причем первый и третий выходы блока усилени  соединены с входами пуска и останова блока счета времени , выход которого подключен к входу сбо  блока управлени  циклом обмена, вход режима пр мого доступа к пам ти которого соединен с первым выходом блока пр мого доступа к пам ти и первым входом первого элемента И, вторым входом и выходом подключенного соответственно к первому выходу блока прерывани  и к третьему входу блока усилени , четвертый и третий выходы которого соединены соответственно с входами разрешени  и синхронизации блока пр мого доступа к пам ти, вход задани  режима которого подключен к выходу регистра управлени , четвертому входу блока усилени  и входам задани  режима блока формировани  стробов управлени  и блока управлени  циклом обмена, п тый вькод и вход стробировани  которого соединены соответственно с входом разрешени  и первым выходом блока формировани  стробов управлени , тактовый вход и второй выход которого соединены соответственно с выходом и входом разрешени  генератора тактовых импульсов , а вход сброса блока форми- ровани  стробов управлени  соединен с шестьм выходом блока управлени  циклом обмена, вход синхронизации исполнител  соединен с третьим выходом блока усилений, выход второго

элемента И  вл етс  выходом устройства дл  подключени  к шине подтверждени  выборки магистрали, а первьй и второй входы второго элемента И соединены соответственно с вторыми выходами

блоков пр мого доступа к пам ти и прерывани , группы синхронизирующих входов блока управлени  циклом обмена , блока прерывани , блока пр мо го доступа к пам ти, группа информационных входов блока дешифрации состо ни , группа информационных входов и синхровход регистра управлени , вход сброса блока счета времени и синхровход блока формировани  стробов управлени  образуют группу входов устройства дл  подключени  к выходным шинам интерфейса вычислительного модул , группа выходов блока управлени  циклом обмена, выход блока счета времени и второй выход блока дешифрации состо ни  образуют группу выходов устройства дл  подключени  группы входных шин интерфейса вычислительного модул .

2.Устройство по П.1, отличающеес  тем, что блок формировани  с гробов управлени  содержит счетчик , первый и второй выходы которого

образуют первый выход блока, а синхровход и вход сброса  вл ютс  соответственно тактовым входом и входом сброса блока, и дешифратор состо ни , причем первый выход дешифратора состо ни  соединен с входом разрешени  счетчика, второй и третий выходы дешифратора состо ни  образуют второй выход блока, а группа информационных входов дешифратора состо ни  соединена с вторым выходом счетчика и входами разрешени , задани  режима и синх- ровходом блока.

3.Устройство по П.1,о т л и ч а- ю щ е е с   тем, что блок управлени 

циклом обмена содержит узел коммутации управл ющих сигналов прерывани , регистр сдвига, первый и второй синх- ровходыкоторого образуют вход строби10

ровани  блока, узел шифрации и состо ни  и коммутатор установки регистра сдвига,, причем выход и первый, второй информационные входы коммутатора

установки регистра сдвига соединены соответственно с входом установки, первым выходом регистра сдвига и входом сбо  блока, а управл ющий вход коммутатора установки регистра сдвига соединен с входом синхронизации исполнител  блока и входом управлени  узла коммутации управл ющих сигналов прерывани , группа информационных входов которого подключена кгруп- ц пе синхронизирующих входов блока, входу задани  режима блока, входу задани  состо ни  режима прерывани  блока и первому выходу узла шифрации состо ни , группа информационных вхо- 2о дов которого соединена с входом стро- бировани  блока, входом режима блока, первым, вторым, третьим и четвертым выходами регистра сдвига, входами состо ни  режимов прерывани  и пр мо- 25 го доступа и группой синхронизирующих входов блока, вход сброса регистра сдвига соединен с группой синхронизирующих входов блока, первый выход узла коммутации управл ющих сиг- зо налов прерывани   вл етс  четвертым входом блока, второй выход узлй коммутации управл ющих сигналов прерывани  и первьм выход узла шифрации состо ни  образуют третий выход блока, первый выход узла шифрации состо ни , первый и четвертый выходы регистра сдвига образуют п тый выход блока, вторые выходы узлов шифрации состо ни  и коммутации управл ющих сигналов прерывани  образуют щестой выход блока, третий выход узла шифрации состо ни   вл етс  первым выходом блока, четвертый и п тый выходы узла

35

40

0

ц о 5 о

5

0

шифрации состо ни  образуют второй выход блока.

, Устройство по п,1, о т л и ч а- ю щ е е с   тем, что регистр управлени  содержит регистр, триггер начала работы, элемент ИЛИ и узел дешифрации , причем первый вход синхронизации регистра соединен с входом синхронизации регистра управлени  и установочным входом триггера начала работы , выходом подключенного к входу установки регистра, информационные входы второго и четвертого разр дов регистра подключены соответственно к первому и второму выходам узла дешифрации , третий выход которого подключен к второму входу синхронизации регистра и входу сброса триггера начала работы, информационный вход первого разр да регистра, соединенный с первым информационным входом узла дешифрации, информационный вход третьего разр да регистра и второй информационный вход узла дешифрации образуют группу информационных входов регистра управлени  блока, пр мые выходы первого и второго разр дов регистра подключены соответственно к первому и второму вх;одам элемента ИЛИ, пр мые выхода первого и четвертого разр дов рег-истра соединены соответственно с третьим и четвертым информационными входами узла дешифрации , п тый информационный вход которого и синхровход триггера начала работы образуют информационный вход регистра управлени , выход триггера начала работы, инверсные выходы с первого по четвертый включительно разр дов регистра, выход элемента ИЛИ и группа информационных входов регистра управлени  образуют выход регистра управлени .

,69

.ТО

if.

47 ,

98 l9

18

S5

21

101

Ю)

96

-

97

4

79

35.

Риг.

Фиг. 5

Фиг.6

ФигЛ

OnOpJW

Vi/Jnt ffl/f ffg

ПВ6 JAM

Лт lrf««Mo pr- ев 

I II

Я

СКН

МГ 7Ш1Г 1П{1Г7Ш1Г

Я«е1Г: (

А

,

Конец цикла

tocfltixm -ним «

ванны

е5

Составитель В.Вертлиб Редактор А.Ворович Техред Л.Сердюкова Корректор с.Черни

Заказ 3111/45 Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва Ж-35, Раушска  наб., д.А/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

гг- е

Фиг.