SU1257651A1 - Устройство дл сопр жени разнотипных вычислительных машин - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных системах дл  сопр жени  большой ЭВМ высокой производительности с микро-ЭВМ при построении локальных вычислительных сетей. Основной зйдачей изобретени   вл етс  повьппение достоверности за счет контрол  узлов устройства со стороны двух ЭВМ. Устройство содержит блок управлени , выходной коммутатор, коммутатор контрольных сигналов, блок канальных приемо-. передатчиков, блок формировани  запросных сигналов, два информационных регистра, триггер диагностики, триггеры готовности ввода и вывода, три элемента И. 1 з.п. ф-лы, 5 ип. (О Nd СП

Description

Изобретение относитс  к вычислительной технике и .может быть использовано в вычислителышх системах дл  сопр жени  большой ЭВМ высокой производительности с микро-ЭВМ при построении локальных вычислительных сетей (например, БЭСМ-6 и Электроника 60),

: Целью изобретени   вл етс  повышение достоверности за счет контрол  узлов устройства двум  ВМ.

На фиг, 1 представлена блок-схема данного устройства; на фиг, 2 - схема блока управлени ; на фиг, 3 - схема выгодного коммутатора; на фиг, А - схема блока формировани  запро с ых сигналов; на фиг, 5 - схема коммутатора контрольных сигналов.

Устройство содержит (фиг, l) блок 1 канальньт приемопередатчиков, первый информационный регистр 2, первьй .эдемент ИЗ, триггер Л диагностики , второй элемент И 5, блок 6 управлени  выходной коммутатор 7, блок 8 формировани  запросных сигна- JJOB, коммутатор 9 контрольных сигналов , третий элемент И 10, триггер М готовности вывода, второй информационный регистр 12, триггер 13 готовности ввода.

БйОк 6 управлени  содержит (фиг,2 узел 14 дешифрации управл ющих сигналов , узел 15 :Дешифрации адреса, регистр 16 состо ни , узел 7 вектора прерывани , второй элемент И 18, четвертый триггер 19, группу 20 канальных передатчиков, первый элемент И 21,

При этом узел 14 дешифрации уп равл ющих сигналов содержит первый триггер 22, дешифратор 23 команд, третий элемент И 24, элемент 25 задержки , четвертый элемент И 26, первый элемент НЕ 27.

Узел 15 депгафрации адреса содер-  шт первый дешифратор адреса, состо щий из группы элементов И-НЕ 28, группы перемычек 29 и элемента И-НЕ 30, первый триггер 31.

Узел 17 вектора прерывание содержит второй триггер 32, седьмой и п тый элементы И 33 и ЗА, третий триггер 35, восьмой и шестой элементы И 36 и 37, шестой триггер 38, второй элемент НЕ 39, дес тый элемент И 40 второй дешифратор адреса 41, дев тый элемент И 42,

Выходной коммутатор 7 содержит (фиг, З) первый, второй и третий коммутаторы 43, 44 и 45,

Блок 8 фор.мировани  запросных сигналов содержит (фиг. 4) первый элемент 46 задержки, второй одновибра- тор 47, элемент ИЛИ 48, первый одно- вибратор 49, второй элемент 50 задержки ,. .

Коммутатор 9 контрольных сигналов содержит (фиг, 5) элементы ИЛИ 51 и 52, элемент И-НЕ 53, .

Блок канальных приемопередатчиков служит дл  согласовани  электри - ческих параметров логического нул  и логической единицы по пол рности и уровню на стыке устройства с центральной машиной (ВМ2) и за счет этого допускает соединение указанных устройств при любом заданном отличии их элементарных баз и формы электрического представлени  логических значений. Блок t может быть собран, например, на основе микросхем 293ЛП1,

Триггер 4 диагностики предназначен дл  организации работы устройства в режиме Диагностика со стороны ВМ2, Единичный выход триггера 4 диагностики соединен с вторым

входом первого элемента И 3 и служит дл  записи информации в регистр 2. Кроме того, он св зан с первым управл ющим входом коммутатора 9, служащего дл  приема потенциала,

разрепшющего прохождение информации, наход щейс  на его втором информационном входе, первым входом запус- ka блока 8, служащего дл  запуска формировател  импульсов блока 8, подтверждающего прием информации, и четвертым управл ющим входом выходного 7 коммутатора, служащего дл  приема потенциала изменени  направлени  передачи информации. Нулевой

выход триггера 4 соединен с четвертым информационным входом кoм fyтa- тора 9 и единичный уровень сигнала, наход щийс  на его выходе,  вл етс  признаком передачи информации в ре жиме Диагностика со стороны ВМ2, Кроме того, он св зан с вторым входом запуска блока 8, служащего дл  приема Вспомогательного.потенциала при работе устройства в режиме Диагностика .

Блок 8 формировани  запускающих Сигналов предназначен дл  формировани  сигналов синхронизации при ра

3

боте устройства в режиме Диагностика . Второй выход блока 8, служащий дл  выдачи импульса подтверждени  приема информации Данные введены , св зан с седьмым информационным входом выходного 7 коммутатора. Первый выход блока 8, служащий дл  передачи сигнала Данные прин ты, соединен с третьим входом блока 6 управлени  и шестым информационным входом выходного 7 коммутатора. Третий выход блока 8 св зан с четвертым входом блока 6 управлени  и первым входом третьего элемента И 10 Четвертый выход блока 8 соединен с п тым входом блока 6 управлени  и служит дл  формировани  сигнала прерывани  программы ВМ2.

Триггер 11 готовности вывода данных служит дл  индикации наличи  информации , передаваемой ВМ2 в вспомогательную машину (ВМ1) в первом информационном регистре 2. П тый выход блока 6 управлени  соединен с вторым управл кицим входом выходного 7 коммутатора и служит дл  вьща- чи сигнала прерывани  в ВМ2.

Третий информационный выход коммутатора 9 св зан с четвертым инфор мационньш входом выходного 7 коммутатора и служит дл  выдачи информации в режиме Диагностика, Первый, второй выходы коммутатора 9 подключены к второй шине ввода-вывода информации и служат, соответственно дл  выдачи в канал разр дов регистра состо ни  и информации в режиме Диагностика.

На фиг, 2 представ;лен npHMCtp реализации блока 6 управлени .

Блок 6 содержит дешифратор 14 управл ющих сигналов, первый вход которого подключен к первому входу блока 6, св занного также с первым входом узла 15 дешифрации адреса и информационным входом регистра 16 состо ни , второй - К группе входов блоки 6, подключенной также к первому входу узла 17 векторного прерывани , третий, служащий дл  приема сигнала Устройство выбрано, св зан с выходом узла 15 дешифрации адреса . Первый выход дешифратора 14 управл ющих сигналов подключен к входу записи регистра 16 состо ни , второй - к второму ВХОДУ второго элемента И 18 и. служит дл  выдачи сигнала требовани  прерьшани  рабо576514

ты ВМ2. Третий выход дешифратора 14 управл ющих сигналов св зан с четвертым выходом блока 6, четвертый - с вторым, п тьш - с иестым, шестой - 5 с дев тым, седьмой - с вторым входом узла 15 детифрации адреса и служит дл  передачи синхрои тульса (СИл) записи сигнала Устройство выбрано восьмой - с первым входом канально- ° го 20 передатчика и служит дл  выдачи сигнала синхронизации (СИП). Пер-. вый выход узла 17 векторного прерывани   вл етс  первым выходом бло- ка 6, второй - восьмым, третий св - 5 зан с вторым входом канального 20 передатчика и служит дл  формировани  сигналов требовани  прерывани  (ТПР) ВМ1.

Дешифратор 14 управл ющих сигна- 20 лов содержит триггер 22 запоминающий , например, младшие разр ды адресного слова и первый вход которого  вл етс  первым входом дешифратора 14 управл ющих сигналов, а второй , вход св занный с группой входов блока управлени , служит дл  приема сигнала синхронизации (сил), йлход триггера 22 св зан с четвертым входом дешифратора 23, первый и второй вхо- 0 .ды которого св заны с группой вхо- дов блока и служат соответственно дл  приема сигналов Ввод, Вывод, третий вход дешифратора 23. подключен к третьему входу дешифратора 14 5 управл ющих сигналов, 1-6 выходы дептфратора 23 подключены к выходам дешифратора 14 управл ющих сигналов и входам элемента И 24, седьмой вход которого св зан с группой входов 0 блока и служит дл  приема сигнала предоставлени  прерывани  (ППР). ВьЬсод элемента И 24 через элемент 25 задержки св зан с восьмым выходом дещифратора 14 управл ю1цих сигналов.

5 Узел 17 векторного прерывани  содержит триггер 32 требовани  прерывани  на ввод, единичньй вход которого св зан с третьим входом уз- 17, нулевой вход - выходом эле0 мента И 33 и служит дл  установки последнего в начальное состо ние, а вьгход подключен к второму входу элемента И 34, триггер 35 требовани  прерьшани  на ввод, нулевой вход ко5 торого подключен к четвертому входу узла 17 векторного прерывани , вто- рой - к выходу элемента И 36, служащего дл  установки триггера 35 в

5

начальное состо ние, а выход - второму входу элемента И 37. Первые входы элементов И 34-37 подключены к соответствующим цеп м второго входа узла 17 и служат дл  подачи сиг- налов разрешени  прерывани , выходы - к первому и второму единичному входу триггера 38, нулевой вход которого св зан с выходом элемента И- НЕ 39, служащего дл  запоминани  сигналов требовани  прерывани . Первый единичный выход триггера 38 св зан с первым входом элемента И 40 и в.торым входом дешифратора адреса 41 второй нулевой,  вл ющийс  инверсным выходом первого единичного выхода - с вторым входом элемента И 33, второй единичный - с вторым входом элемента И 36, первьш нулевой  вл ющийс  инверсным выходом второго единичного выхода, - с BTOpF iM входом элемента И 40, Кроме того, первый вход элементов И 33, 36, 42 служащий дл  подачи сигнала представлени  прерывани  (ППР) ВМ1, св зан с первым входом узла 17, выход элемента И 42 подключен к первому входу дешифратора 41 адреса, а второй вход элемента И 42 - с первым выхо- .дом элемента И-НЕ 40,  вл ющегос  инверсным выходом второго выхода, св занного с третьим выходом узла 17 В начальный момент времени триггер 3 находитс  в О состо нии, триггер 35 - в 1,

Дешифратор 41 адреса формирует адрес вектора прерывани  в зависимости от сигналов, подаваемых на его первый и второй вход, он может представл ть, .например, группу элементов И-НЕ, собранную на микросхемах типа 155J1A7,

Устройство работает следующим образом .

Обмен информацией между ЭВМ осу- ществллетс  программно в режиме оп роса готовности (только дл  основной ВМ2), или по прерывани м (дл  обеих), В устройстве предусмотрен режим Диагностика со стороны ВМ1 и ВМ2.

В режиме Диагностика со сторо- :ны ВМ2 устройство работает следующим образом.

Состо ние цепи готовности ВМ1 не вли ет на режим, ВМ2 выставл ет на информационном входе устройства слово информации, которое через блок 1

0

5

0

5

76

,

0

5

0

5

0

5

516

поступает на инфирмацион}тый вход первого 2 информационного регистра и передает по управл ющему входу устройства сигнал Диагностика. Сигнал Диагностика устанавливает единичный выход триггера 4 диагностики н О состо ние, нулевой - в I, кроме того, через элемент И 5 устанавливает триггер 1I готовности вывода в состо ние.

Уровень логического О с единичного выхода триггера 4 диагностики через элемент И 3 поступает на вход записи регистра 2 и производит запись информации, наход щейс  на его информационном входе.

Одновременно с записью информационного слова ВМ2 в регистр 2 отрицательный перепад сигнала с единичного выхода триггера 4 диагностики производит запуск первого одновибра- тора 49 блока 8. Одновибратор 49 формирует отрицательный импульс, который с его выхода поступает на седьмой информационный вход выходного 7 коммутатора, В выходном 7 коммутаторе он поступает на второй вход второго 44 магистрального передатчика, с первого выхода которого следует в ВМ2 и, получив кото рый, последн   снимает установленные данные.

Одновременно с этим уровень логического О подаетс  на четвертый управл ющий вход выходного 7 коммутатора , первый управл ющий вход коммутатора 9, где поступает на первый вход второй группы 52 элементов ИЛИ и разрешает прохождение информационного слова ВМ2 через коммутатор 9 на его третий информационный выход, откуда оно поступает на четвертый информационный вход выходного 7 коммутатора.

В выходном 7 коммутаторе информационное слово ВМ2 через первый коммутатор 43 подаетс  на его второй выход и поступает обратно в ВМ2,

Отрицательный импульс, сформированный одновибратором 49 , через второй элемент 50 задержки поступает на п тый -вход блока 6 управлени , В блоке 6 управлени  сигнал через элемент И 2,1 переводит триггер. 19 прерывани  в состо ние О, При этом на второй управл ющий вход выходного коммутатора 7 подаетс  уровень логического О. Уровень логического О в выходном коммутаторе 7 пос7

тупает на п тый вход второго коммутатора 4А и с его второго выхода подаетс  в ВМ2, вызыва  прерывание программы, свидетельству  о том, что данные выведены.

ВМ2 принимает переданное ею раньше информационное слово и передает по управл ющему входу устройства сигнал Данные прин ты. Сигнал Данные прин ты через блок 1 поступает на единичный вход триггера 4 диагностики и разрешающий вход блока 8, в котором подаетс  на дервьй вход элемента ИЛИ 48, При этом триггер 4 диагностики устанавливаетс  в первоначальное состо ние 1

Сигнал Данные прин ты не проходит через элемент ИЛИ 48, так как длительность этого сигнала (меньше, чем врем  задержки первого элемента 46 задержки, т.е. в этот момент времени на втором входе элемента ИЛИ 48 находитс  определ ющий потенциал 1.

Одновременно с этим отрицательный перепад сигнала с нулевого выхода триггера 4 диагностики производит запуск второго одновибратора 47. Од- новибратор 47 формирует отрицательный импульс, который через элемент И 10 устанавливает триггер 1 готовности вывода в исходное состо ние О, а также поступает на четвертый вход блока 6 управлени , устанавлива  триггер прерывани  в начальное состо ние 1.

ВМ2 на основе сравнени  переданной и прин той информации делает вывод о состо нии линии передачи информации .

Таким образом контроль работоспособности осуществл етс  без участи  ВМ . В режиме опроса готовности ВМ2 .может работать в двух вспомогательных режимах.

При передаче информации из ВМ2 в ВМ1 с контролем правильности ее прохождени  управл юща  nporpat Ma ВМ2 анализирует состо ние готовности .. Если ВМ1 готова к вводу информации , то она установила триггер 13 готовности ввода в состо ние 1. При этом ВМ2 выставл ет на информационном входе, устройства слово ин- . формации, которое через блок 1 поступает на информационный вход первого регистра 2 и передает по управ576518

л ющему входу устройства сигнал Диагностика. Далее продолжаютс  описанные процессы, но при этом управл юща  программа ВМ1 производит 5 опрос состо ни  цепей первого выхода коммутатора 9, Опрос состо ни  цепей первой выходной шины коммутатора 9 производитс  канальным циклом Ввод,

10 Пор док выполнени  этих операций следующий,

ВМ1 в адресной части цикла пере- . дает по шине ввода-вывода информации

адресное слово канала. Слово посту- 15 пает в .выходной 7 коммутатор, на. вход-выход коммутатора 45, с выхода которого передаетс  на первый вход блока 6 управлени . В блоке 6 управлени  поступает на информационный 20 вход регистра 16 состо ни , первый вход узла 15 дешифрации адреса, первый вход дешифратора 14 управл ющих сигналов. В адресных разр дах адресного слова записан адрес, присвоен- 25 ный ВМ2.

Адрес ВМ2 задаетс  на этапе проектировани  двухмашинного комплеква и формируетс  путем запайки nepeNbi- чек в гнезде 29 узла 15. По коду ад- 0 реса на выходе элемента И-НЕ 30 по-  вл етс  сигнал Устройство выбрано который подаетс  на информационный вход триггера 31.

.После установки адресного слрва ВМ1 по группе входов устройства вырабатывает сигнал СИЛ, поступающий на синхровходы триггеров 22 и 31 и вьтолн ющий запись информации. После этого ВМ1 снимает адресно|е слово 0 и по группе входов устройства выра батывает сигнал Ввод. Сигнал ВвоД подаетс  на второй вход дешифратора 23.

При опросе состо ни  цепей nepieo- 5 го информационного выхода коммутатор 9 в младших разр дах адресного слова ВМ1 записывает код, который вместе с сигналом Устройство выбрано приводит к по влению сигнала на 0 тре.тьем выходе дешифратора 2.3. Этот сигнал постулает на второй управл ющий вход коммутатора 9 и разрушает прохождение информации, наход щейс  на его 3, 4, 6 и 7-ом информационных е входах в канал ВМ1 .. Одновременно с этим сигнал с третьего выхода дешифратора 23 через элемент И 24 и элемент задержки 25 поступает на пер9 .

вый вход канального передатчика 20, который формирует сигнал СИП, свидетельствующий о том, что данные ;помещены в канал, и передает его в BMi по группе выходов устройства. ВМ1 принимает сигнал СИП, данные снимает сигнал Ввод и по заднему фронту сигнала СИП снимает сигнал СИА, заверша  тем самим канальный 1ЩКЛ Ввод,

На основании анализа прин тых данных ВМ1 делает вывод о том, записана информаци  или нет в первый информационный регистр 2, Еспи информаци  записана , то ВМ произ- йодит цикл Ввод. На первом выходе деншфратора 23 по вл етс  сигнал, 1которь й поступает на первый управл ющий вход выходного коммутатора 7 который св зан с первым входом коммутатора 44. При этом данные наход щиес  на его втором входе, поступают на его первый вход-выход. Одновременно с этим триггер 11 готовнос ш вывода устанавливаетс  в начальное нулевое состо ние.

После того как по управл ющему выходу устройства в ВМ2 поступает сигнал Данные введены, ВМ2 снимает информационной слово.

Параллельно с этим происход т процессы, описанш 1е дл  режима Ди- .агностика со стороны ВМ2, т.е. передаваема  информаци  принимаетс  ВМ2 и контролируетс  на правильност прохождени .

Этот режит работы дает дополнительные возможности диагностики неисправностей . Так как в случае передачи известной обеим машинам информации , при неисправности одной из первых входной или выходной линии мозкно сразу локализовать неисправность .

При передаче информации без контрол  управл кйца  .программа ВМ2 анализирует состо ние управл кнцей выходной шины, а именно цепи готовности . Если ВМ готова к вводу информа щщ, то она установила триггер 3 готовности ввода в состо ние 1. При этом НМ2 выстав  ет на информа- да1ОЯном входе слово информации, которое через блок поступает на информационный вход первого регистра , и передает по уггравл ющему входу сигнал Данные установлены. Сигнал Данные установлены через элемент

5765110

И 3 поступает на вход записи первого информационного регистра 2 и производит запись информации, наход щейс  на его информационном входе.

5 Одновременно с этим триггер 11 готовности вывода данных сигналом Данные установлены устанавливаетс  в 1 состо ние. ВМ1 с помощью канального цикла Ввод опрашивает

состо ние цепей первого выхода коммутатора 9. При этом, если в первый информационный регистр 2 записана информаци , ВМ1 производит ее ввод с помощью канального цикла Ввод,

5 описанного выше.

В режиме Диагностика со стороны ВМ2 устройство работает соедую- щим образом.

Контроль правильности прохожде20 ни  информации происходит при помощи канальных циклов Вывод и Ввод . ВМ1 в адресной части цикла Вывод передает по входу-выходу устройства адресное слово и вырабатывает сиг25 нал СИА. Узел 15 дешифрации адреса депмфрует адрес и по сигналу СИА сигнал Выбор устройства запоминаетс  в триггере 31 узла 15, а млад-, шие разр ды адресного слова - в тригЗО гере 22 дешифра:тора 14 управл клцих сигналов. ВМ снимает адресное слово , помещает на вход-выход устройства данные и по группе входов устройства передает сигнал Вывод. Сиг5 нал Вывод поступает на третий вход дешифратора 23 узла 14. В соответствии с кодом, записаига 1м в младших разр дах адресного слова, на п том выходе дешифратора 23 по вл етс  сиг0 нал который через элемент И 26 поступает на вход записи второго информационного 12 регистра и производит запись информации, наход щейс  на его информационном входе.

5 Сигнал с п того выхода дешифратора также поступает на элемент И 24, с выхода которого через элемент 25 задержки поступает на первый вход канального 20 передатчика, который

0 формирует сигнал СИП.

ВМ1, получив сигнал СИП, снимает сигнал Вывод, установленные данные и сигнал СИА. Информаци , запи- . санна  во второй регистр 2 через

5 первый коммутатор 43, поступает на его выход. Далее ВМ производит цикл Ввод. При этом код, записан-. ный в младших разр дах адресного ело-

11

ва, соответствует шестому выходу дешифратора 23 узла 14. Сигнал с шестого выхода дешифратора 23 через элемент НЕ 27 поступает на вход коммутатора 9 на первый вход первой группы элементов ИЛИ 51. Данные, наход пщес  на ее втором входе и поступающие туда с информационного .выхода устройства, подаютс  в канал ВМ1.

ВМ1 принимает переданную раньше информацию, анализируют ее и делают заключение о правильности прохождени  информации через вход-выход устройства , выходной коммутатор 7, второй информационный регистр 12, коммутатор 9.

В режиме обмена информацией по прерывани м устройство работает следующим образом.

Инициатор обмена - вспомогательна  машина. Этот режим обмена  вл етс  дл  нее единственным режимом передачи информации. Обмен происходит при помощи описанного канального цикла Вывод, При этом код, передаваемый в младший разр д адресного слова соатветствует четвертому выходу дешифратора 23, узла 14, При по влении сигнала на четвер том выходе дешифратора 23 происходит запись информации во второй информационный регистр 12, и установка триггера 19 прерывани  блока 6 в 1 состо ние. При этом на втором выходе второго коммутатора 44 по вл етс  сигнал прерывани  программьт, поступающей в ВМ2,

При передаче информации с контролем правильности ее прохождени  ВМ1 производит канальный цикл Ввод, При этом код, записанный в младших разр дах адресного слова соответствует шестому выходу дешифратора 23 узла 14, Сигнал с шестого выхода дешифратора 23 через элемент НЕ 27 поступает на третий управл кщий вход коммутатора 9, в котором следует на первый вход первой группы элементов ИЛИ 51 , При этом данные,, наход - щиес  на ее втором входе и поступающие туда с выхода второго информационного регистра 12 через первый коммутатор 43, поступают в канал ВМ1 ВМ1 принимает переданную ей информа- цию и на основе ее анализа делает заключение о правильности ее прохождени  ,

20

25

0 s

to

15

25765112

ВМ2, получив сигнал прерывани , принимает переданные ВМ1 данные и передает по управл ющему входу устройства сигнал Данные прин ты, : который поступает на третий вход блока 6 управлени  и устанавливает триггер 19 прерывани  в начальное О состо ние,.

Инициатор обмена - основна  машина , В ВМ1 прин та векторна  система прерывани . Адрес вектора прерывани  при поступлении требовани  прерывани  на ввод или вывод информации различен и записан в дешифраторе 41 адреса узла 17, При работе в режиме прерьшани  ВМ1 во врем  канального цикла Вывод производит в регистр 16 состо ни , разрещающие ВМ1 ввод или вывод информации в режиме прерывани . При этом на первый вход элемента И 34 узла I7 поступает потенциал, разрешающий или запрещающий работу ВМ по вводу информации в режиме прерывани , а на первый . элемент И 3.7 - по выводу информации ВМ2 передает требование прерывани  на вывод информации сигналом Данные прин ты, который через блок 1, элемент ИЛИ 48 блока 8 поступает на третий вход блока 6 управлени  и устанавливает триггер 35 требовани  прерьгеани  в О состо ние,

Сигнал требовани  прерывани  с выхода триггера 35 через элемент И

37, триггер 38 предоставлени  прерывани , элемент И 40 поступает на второй вход канального передАтчи- ка 20, с выхода которого поступает в канал ВМ1.

Процессор ВМ1 удовлетвор ет требовани , вырабатьта  сигнал предоставлени  прерьгеани  (ППР), Сигнал ППР поступает на второй Вход дешифратора 14 управл ющих сигналов и первый вход узла 17. В узле 17 он через элемент НЕ 39 поступает на нулевой вход триггера 38 предоставлени  прерывани , который запоминает требовани  прерывани , С выхода элемента И 36 сигнал 1 поступает на единичный вход триггера 35, устанавлива  его в состо ние 1, Дешифратор 41 адреса помещает адрес вектора на первый выход узла 17 векторного перемещени , св занного с входом- выходом ВМ1 .;

в дешифраторе 14 управл ющий сиг- ; нал ШТР поступает на четвертый вход

30

3S

40

5

13

лемента И 24, с выхода которого чеез элемент задержки 25 поступает i а, .первый вход канального передатчиа 20. Канадькый передатчик 20 форирует сигнал СИП, свидетельствующий том, что адрес помещен в канал. М1 принимает вектор прерывани , снимает сигнал ГЩР и переходит к обслуживанию подпрограммы прерывани  о выводу информации.

При передаче информации в ВМ1 по прерывани м устройство работает слеующим образом,

ВМ2 выставл ет слово информации, передает сигнал Данные установлены . Слово информации записываетс  в первые информационные регистр 2, триггер .11 готовности вывода устанавли- ваетс  в 1 состо ние, в блоке 6 управлени  триггер 32 требовани  прерывани  устанавливаетс  также состо ние. Сигнал с выхода триггера 32 требовани  прерывани  через элемент И 34 поступает на триггер 38, с первого единичного выхода .которого поступает на первый вход элемента И 40 и на второй вход дешифратора 41 .адреса, а с второго нулевого выхода - на второй вход элемента И 33, С пр мого выхода элемента И 40.сигнал ТПР поступает на второй вход канального передатчика 205 с выхода которого поступает в канал ВМ1, Далее повтор ютс  описанные процессы, но при этом формируетс  вектор прерыван1л  на ввод информации

Claims (2)

1. Формула изобретени 

   I. Устройство дл  сопр жени  разнотипных вычислитет ьных машин (ВМ), содержащее бпок управлени j выходной коммута.торз коммутатор контрольных сигналов, два информационных регистра , триггер готовности ввода, при- чем информационный вход-выход выходного коммутатора, первьга и второй информационные выходы коммутатор.а контродьньпс- сигналов и первый выход блока управлени  подключены к ин- .формационному входу-выходу первой БМ, первый информационный выход вы- згодного ко1-о.1утатора соединен с пер- з.ым информационным входом коммута- .тора контрольных сигналов и подключен к информационному входу второй ВМ, группа входов блока управлени  подключена к группе управл ющих вы12

   257651

   ходов первой ВМ,

   14

   10

   15

   20

   25

   группа выходов блока управлени  подключена к группе управл ющих входов ВМ, второй информационный выход выходного коммутатора подключен к управл ющему входу второй 5М, при этом выход первого информационного регистра соединен с вторым информационным входом коммутатора контрольных сигналов и первым информационным входом выходного коммутатора, первый управл ющий вход которого соединен с вторым выходом блока управлени , третий выход которого соединен с единичным входом триггера готовности ввода, выход которого соединен с третьим информационным входом коммутатора контрольных сигна юв и вторым информационным входом выходного коммутатора, третий информационный выход выходного коммутатора соединен с информационным входом второго информационного регистра, нулевым входом триг- гера готовности ввода и первым входом блока .управлени , четвертый выход которого сбединен с входом записи второго информационного регистра , выход которого соединен с третьим информационным входом выходного коммутатора, второй управл ющий вход которого соединен с п тым выходом блока управлени , третий информационный выход коммутатора контрольных сигналов соединен с четвертым информационным входом выходного коммутатора, отлич.агащеес  тем, что, с целью повышени  достоверности за счет контрол  узлов устройства, в него введены блок ка- 40 нальных приемопередатчиков, блок формировани  запросных сигналов, триггер диагностики, триггер готовности вывода, три элемента И, при- . чем первый информационный вход блока цар альных Приемопередатчиков подключен к информационному выходу второй БМ, второй информационный вход блока канальных приемопередатчиков подключен к управл ющему, выходу второй ВМ, первый информационный выход блока приемопередатчиков соединен с информационным входом первого информационного регистра, вход записи которого соединен с выходом первого элемента И, первый вход которого соединен с вторым информационным выходом блока каналы-п 1х приемопередатчиков , третьим управл ющим

   30

   35

   45

   50

   55

   15

   входом выходного KOMhfyraTopa, вторы входом блока управлени , первым входом второго элемента И, выход которого соединен с единичным входом триггера готовности вывода, единич- ньй выход которого соединен с п тым информационным входом.выходного коммутатора , шестой информационге 1Й вход которого соединен с третьим входом блока управлени  и с первым выходом запроса блока формировани  запросных сигналов, вход разрешени  которого соединен с единичным входом триггера диагностики и третьим информационным выходом блока канальных приемопередатчиков, четвертый информационный выход которого соединен со вторым входом второго элемента И и нулевым входом триггера диагностики, единичный выход которого соединен с вторым входом первого элемента И, первым входом запуска блока формировани  запросных сигналов , первым управл ющим входом коммутатора контрольных сигналов, четвертым управл ющим входом выходного коммутатора, седьмой информационный вход которого соединен с вторым выходом запроса блока формировани  запросных сигналов, второй вход запуска которого соединен с нулевым выходом триггера диагностики, четвертым информационным входом коммутатора контрольных сигналов, второй управл юрдий вход которого соединен с шестым выходом блока управлени , четвертый вход которого соединен с третьим выходом запуска блока формировани  запросных сигналов и первым входом третьего элемента И, выход которого соединен с нулевым входом триггера готовности вывода, нулевой выход которого соединен с п тым информационным входом кoм fryтaтopa контрольных сигналов, шестой и седьмой информационные входы которого соединены с седьмым и восьмым выходами блока управлени  соответствен но, дев тый выход которого соединен с третьим управл ющим входом комыу- тат.ора управл ющих сигналов, четвертый выход запроса (5лока формировани  запросных сигналов соединен с п тым входом блока управлени , второй выход которого соединен с вторы входом третьего элемента И, причем блок управлени  содержит два дешифратора адреса, дешифратор команд.

   257651

   16

   шесть триггеров, регистр состо ни , группу канальных передатчиков, дес ть элементов И, два элемента НЕ, элемент задержки, причем информа- 5 ционный вход регистра состо ни  соединен с информационным входом первого дешифратора адреса, информационным входом первого триггера и  вл етс  первым входом блока управлени , 0 единичный вход второго триггера  вл етс  вторым входом блока управлени , нулевой вход третьего триггера соединен с первым входом первого элемента И и  вл етс  тр етъин входом 5 блока управлени , первый вход второго элемента И  вл етс  четвёртым входом блока управлени , второй .вход первого элемента И  вл етс  п тым входом блока управлени , выход 20 второго дешифратора адреса  вл етс  первым выходом блока управлени , первый выход дешифратора команд соединен с первым входом третьего элемента И и  вл етс  вторым выходом блока управлени , второй выход дешифратора команд соединен с вторым входом третьего элемента И, с входом записи регистра состо ни  и  вл етс  третьим выходом блока управлени , 0 выход четвертого элемента И  вл ет- с  четвертым выходом блока управлени , единичный выход четвертого триггера  вл етс  п тым выходом блока управлени , третий выход дешифрато- 5 ра команд соединен с третьим входом третьего элемента И и  вл етс  шестым выходом блока управлени , нулевой выход четвертого триггера  вл етс  седьмым выходом блОка управле- 0 ни , выход регистра состо ни  соединен с первыми входами п того и шестого элемента И и  вл етс  восьмым выходом блока управлени , выход первого элемента НЕ  вл етс  дев тым вы 5 ходом блока управлени , вход второ- - го элемента НЕ. первые входы седьмого , восьмого, дев того элементов И, четвертый вход третьего элемента И, первый, второй входы дешифратора 0 команд, синхровходы первого и п того триггеров образуют группу входов блока управлени , выходы канальных передатчиков группы образуют группу выходов блока управлени , при этом в блоке управлени  выход первого дешифратора адреса соединен с информационным входом п того триггера, вьтуод которого соединен с третьим

   17

   входом дешифратора команд, четвертый вход которого соединен с выходом первого триггера, четвертЬш выход дешифратора команд соединен с п тым входом третьего элемента И, первым входом четвертого элемента И и вторым входом второго элемента И, выход KOTOpioro соединен с единичным входом четвертого триггера, нулевой вход которого соединен с выходом первого элемента И, второй вход четвертого элемента И соединен с п тым выходом дешифратора команд и шестым входом третьего элемента И, седьмой вход которого соединен с шестым выходом дешифратора команд и входом первого элемента НЕ, выход третьего элемента И соединен с входом элемента sajfiepjRKH, выхой которого соединен с первым информационным входом канальных передатчиков группы, второй информационный вход которых соединен с пр мь1м выходом дес того элемента И,, инверсный выход которого соединен с вторым входом дев того элемента И, выход которого соединен с nepBfcjM входом второго дешифратора адреса, второй вход которого соединен с первым едииичным выходом шес- таго триггера и первым входом дес того элемента И, второй вход которого соединен с первым нулевым выходом шестого триггера, второй нулево ВЫХОД которого соединен с вторым вводом седьмого элемента И, выход которого соединен с нулевьш входом второго триггера, выход которого соединен с вторым входом п того элемента И, выход которого, соединен с

   5765118

   первым единичным входом шестого триггера , второй.единичный выход которого соединен с вторым входом восьмого элемента И, выход которого соединен 5 с единичным входом третьего триггера , выход которого соединен с вторым входом шестого элемента И, выход которого соединен с вторым единичным входом шестого триггера, ну- 10 левой вход которого соединен с выходом второго элемента НЕ.
2. 2. Устройство по п. 1, о т л и- чающеес  тем, что блок мировани  эапросньрс сигналов содержит два одновибратора, два элемента задержки, элемент ИЛИ, причем вход первого одновибратора  вл етс  первым входом эапуска блока формирова2Q нн  эапросных си налов, вход второго одновибратора соединен с входом первого элемента задержки и  вл етс  вторьш входом запуска блока формировани  запросных сигналов, первый

   25 вход элемента ИЛИ  вл етс  входом разрешени  блока формировани  запросных сигналов, выход элемента ИЛИ  вл етс  первым выходом блока формировани  запросных сигналов, выход

   JQ первого одновибратора соединен с входом второго элемента задержки и  вл етс  вторым выходом блока формировани  запросных сигналов, выходы второго одновибратора и второго элемента задержки  вл ютс  третьим и четвертым выходами блока формировани  запросных сигналов, выход первого элемента задержки соединен с вторым входом элемента ИЛИ,

   -