SU1474665A1 - Устройство дл сопр жени двух вычислительных машин - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении неоднородных вычислительных систем. Целью изобретени   вл етс  повышение достоверности обмена за счет оперативного контрол  передаваемой информации с последующим переходом в режим диагностики второй вычислительной машины. Изобретение позвол ет производить оперативный контроль передаваемой информации и обеспечивает достаточную глубину диагностики неисправностей при отказе их информационного тракта. При этом втора  (мала ) ЭВМ 2 проводит проверку адаптера 3, коммутатора 4 сигналов интерфейса и кабельной линии св зи. Последнее достигаетс  за счет введени  в коммутатор 4 и адаптер 3 р да новых элементов, а также за счет изменени  конструкции выходного коммутатора 6 и блока 5 управлени . В ходе осуществлени  информационного обмена между первой (большой) 1 и малой 2 ЭВМ последовательно производитс  р д перезаписей информации с регистра передатчика в регистр приемника и сравнение на передающей стороне прин той и переданной информации. В случае правильной передачи информации формируетс  сигнал прерывани  по вводу информации в ЭВМ приемника. При этом прин тые технические решени  ориентируютс  на применение в распределенных системах обработки информации. 2 з.п. ф-лы, 9 ил., 1 табл.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах дл  сопр жени  большой ЭВМ высокой производительности с микро-ЭВМ (например, БЭСМ-6 и Электроника-60).

Целью изобретени   вл етс  повышение достоверности обмена за счет оперативного контрол  передаваемой информации с последующим переходом в режим диагностики второй вычислительной машины.

На фиг.1 представлена функциональна  схема устройства; на фиг.2-6 - функциональные схемы коммутатора сигналов интерфейса, блока управлени , выходного коммутатора, коммутатора контрол  и управл емого генератора импульсов соответственно; на фиг.7-9 - временные диаграммы работы устройства.

Устройство содержит (фиг.1) первую (основную) 1 и вторую (вспомогательную ) 2 вычислительные машины (ВМ1 и ВМ2), адаптер 3 и коммутатор 4 сигналов интерфейса.

Адаптер 3 состоит из блока 5 управлени , выходного коммутатора 6, коммутатора 7 контрол , триггеров готовности ввода 8 и вывода 9, первого 10 и второго 11 информационных регистров, управл емого генератора 12 импульсов, схемы 13 сравнени , первого 14 и второго 15 асинхронных RS-триггеров, элемента И 16, элемента ИЛИ 17 и элемента 18 задержки,

Коммутатор 4 сигналов интерфейса (фиг.2) содержит приемопередатчик 19 узел 20 согласовани  электрических параметров, информационный регистр 21, управл емый генератор 22 импульсов , магистральный передатчик 23, схемы 24 сравнени , мультиплексор 25 первый 26 и второй 27 элементы ИЛИ, первый 28 и второй 29 элементы НЕ.

Блок 5 управлени  (фиг.З) содержит переключатель 30 адреса, регистр 31 состо ни , шифратор 32 адреса вектора прерывани , триггер 33 прерыва-

ни , группу канальных передатчиков 34 и дешифратор 35 управл ющих сигналов . Переключатель 30 адреса состоит из элементов НЕ 36, контактных гнезд 37, элемента И-НЕ 38 и триггера 39. Шифратор 32 адреса вектора прерывани  состоит из триггера 40 требовани  прерывани  на ввод, триггера 41 требовани  прерывани  на вывод, эле

0

5

0

f

ментов И-НЕ 42 и 43, элемента 44 задержки , триггера 45 требовани  прерывани , элементов И 46, И-НЕ 47 и ИЛИ 48 и переключател  49 адреса вектора прерывани . Дешифратор 35 управл ющих сигналов содержит триггер (регистр) 50 младших разр дов, собственно дешифратор 51, элемент И-НЕ 52, элемент 53 задержки и элемент И-НЕ 54.

Выходной коммутатор 6 (фиг.4) содержит блоки магистральных передатчиков 55, блоки канальных приемопередатчиков 56 и мультиплексор 57.

Коммутатор 7 контрол  (фиг.5) содержит группы элементов И-НЕ 58 и 59.

Управл емый генератор 12 импульсов (фиг.6) содержит элемент И 60, генератор 61 импульсов, счетчик 62 импульсов, схему 63 сравнени  и Т- триггер 64.

Шинами 65, 66 и 67, 68 устройство подключаетс  к основной ВМ1, и они  вл ютс  его информационными управл ющими входными и выходными шинами соответственно. Шинами 69-71 устройство подключаетс  к вспомогательной ВМ2, и они  вл ютс  его входом синхронизации обмена с ВМ2, выходом запроса прерьюани  и информационным входом-выходом соответственно. Шинами 72-75 адаптер 3 св зан с коммутатором 4, и они  вл ютс  их соответственно информационными 73 и 74 и 5 управл ющими 72 и 75 шинами.

Шины 70, 76 и 77 обозначают первую - третью группы выходов блока 5 управлени , шины 69, 78и79-с первой по третью группы входов синхронизации обмена блока 5, шина 80  вл етс  адресным входом блока 5 управлени , шина 81 обозначает первый выход блока 5, а линии 82-85  вл ютс  его вторым - п тым выходами. Шина 73 соединена с первым информационным выходом выходного коммутатора 6, второй информационный выход которого соединен с шиной 75, шина 86  вл етс  его входом-выходом, а шины 87 и 88 соединены с его первым и третьим информационными входами, лини  89  вл етс  его вторым управл ющим входом. Шина 90 обозначает пер- вый информационный вход коммутатора 7, а шины 91 и 92 - его первый и второй информационные выходы. Линии 93 и 94 обозначают выход и информационный вход триггера 8 соответствен

но. Лини  95  вл етс  выходом триггера 9, лини  96 соединена с его установочным входом, а лини  97 соединена с входом сброса регистра 10. Линии 98 и 99 обозначают первый и второй выходы генератора 12, лини  100 подключена к его входу запуска, а лини  101 - к его входу сброса. Линии 102 и фЗ подключены соответственно к единичным входам триггеров 34 и 35 и первым входам элементов И 16 и ИЛИ 17. Линии 98 и 104 образуют шину 78. Шины 105 и 106 обозначают информационные выходы регистра 21 и мультиплексора 25, линии 107 и 108 обозначают первый и второй выходы генератора 22, лини  109 - выход схемы 24 сравнени , соединенный с входом сброса .генератора 22, шины 110 и 111 обозначают информационный и управл ющий выходы узла 20 согласовани  электрических параметров, лини  112 соединена с шиной 111 и подключена к входу запуска генератора 22 и управл ющему входу мультиплексора 25, линии 107, 108, 109 и 113 образуют шину 114, соединенную с управл ющим входом магистрального передатчика 23, линии 115-117 соединены с вторым информационным выходом коммутатора 6 (шина 75), а лини  118 соединена с управл ющим входом ВМ1 (шина 68). Коммутатор 4 сигналов интерфейса предназначен дл  организации работы устройства в режиме диагностики информационного тракта ВМ1 и ВМ2 и контрол  достоверности передаваемой информации .

Шина 76 служит дл  передачи сигналов управлени  в ВМ1, коммутаторы 4 и 6 и генератор 12, шина 77 - дл  передачи разр дов регистра 31 состо ни  и триггеров 33 и 15, шина 78 - дл  приема сигналов неисправности аппаратуры, поступающих по линии 98 от ВМ2 и по лини м 107 и 104 от ВМ1, шина 79 - дл  приема сигналов

синхронизации обмена, поступающих от ВМ1, а именно: Данные прин ты по линии 97 и Данные установлены по лини м 109, 103 и 96, шина 81 - дл  передачи выходных сигналов адреса вектора прерывани , линии 82 и 83 - дл  передачи сигнала записи информации в регистр 10 и триггер 8 готовности ввода, лини  84 - дл  передачи) сигнала сброса триггера 9 и управлени  информационным входом-выходом

10

15

20

25

30

5

0

5.

0

5

коммутатора 6 (шина 73), лини  85 - дл  передачи сигнала чтени  информации с шины 7 3.

Выходной коммутатор 6 предназначен дл  усилени , коммутации информационных сигналов, поступающих от ВМ1 и ВМ2.

Первый информационный выход коммутатора 6 (шина 73) служит дл  передачи диагностической информации в коммутатор 4 и информации в ВМ1, второй информационный выход (шина 75) дл  передачи управл ющих сигналов в коммутатор 4 и ВМ1, третий информационный выход (шина 80) - дл  передачи информации в блок 5 управлени , регистр 10 и триггер 8 (по линии 94), шина 87 - дл  передачи информации из ВМ2 в коммутатор 6 и схему 13 сравнени , шина 88 - дл  передачи информации из ВМ1 (с регистра 11) иВМ2 в коммутатор 4, лин-и  89 - дл  передачи сигнала управлени  направлением передачи информации с шин 87 и 88.

Коммутатор 7 контрол  предназначен дл  организации работы устройства в режиме диагностики информационного тракта ВМ1 и ВМ2 и их информационного обмена.

Шины 90-92 служат соответственно дл  приема диагностической информации с шины 73, передачи последней в канал ВМ2 и передачи осведомительной информации шины 77.

Триггер 8 готовности ввода служит дл  приема сигнала записи разр да готовности ввода (младший разр д адресного слова) и дл  индикации готовности ВМ2 вводить информацию.

Триггер 9 готовности вывода служит дл  индикации наличи  информации, передаваемой ВМ1 в ВМ2 по шине 74.

Первый и второй информационные регистры 10 и 11 предназначены дл  передачи и приема информации в коммутатор 4 и ВМ2. Вход записи регистра 11 соединен с выходом элемента И 16, а информационный вход - с шиной 74.

Генератор 12 импульсов предназначен дл  формировани  фиксированного числа сигналов записи информации, передаваемой из ВМ2 в коммутатор 4 и сигнала неисправности этого информационного тракта. Линии 98 и 99 предназначены дл  передачи сигналов Сбой 1 - отказа информационного тракта ВМ2-ВМ1 и Запись 1 - записи передаваемой (в регистр 21) и принимаемой (регистр Н) информации, лини  100 - дл  передачи сигнала Данные выведены 1.

Схема 13 сравнени  предназначена дл  контрол  достоверности информации, передаваемой из ВМ2 в коммутатор 4. Лини  101 служит дл  передачи сигнала Данные выведены.

Триггеры 14 и 15 предназначены дл  формировани  сигналов, управл ющих направлением прохождени  информации с шин 87 и 88, и индикации исправности схем контрол  достоверности передаваемой информации в коммута- тор 4,

Элемент 18 задержки служит дл  согласовани  времени записи информации, передаваемой в ВМ1 и поступающей в ВМ2.

Лини  102 предназначена дл  приема сигнала записи информации, Запись 2, поступающей из коммутатора 4 в

ВМ2, лини  103 - приема сигнала Данные установлены, лини  97 - дл  приема сигнала Данные прин ты, лини  104 - дл  приема сигнала Сбой 2 отказа информационного тракта коммутатор 4 - ВМ2.

Приемопередатчик 19 предназначен дл  передачи информации с шины 73 на информационный вход ВМ1 (шина 6.7) и с шины 105 на первый информационный вход коммутатор 7 (шина 90).

Узел 20 согласовани  электрических параметров служит дл  согласовани  Электрических параметров логического нул  и логической единицы по пол рности и уровню на стыке коммутатора 4 с центральной машиной.

Шина 110 служит дл  передачи информации , передаваемой из ВМ1 (с выхода узла 20), на второй вход мультиплексора 25, шина 111 - дл  передачи сигналов управлени  Данные установлены 1 (лини  112) и Данные прин ты (лини  ИЗ),

Регистр 21 служит дл  записи диагностической информации, передаваемой ВМ2, и дл  организации контрол  достоверности передаваемой ВМ1 информации . Шина 106 соединена с информационным входом регистра 21, вход записи которого св зан с выходом элемента ИЛИ 27.

Генератор 22 импульсов предназначен дл  формировани  фиксированного числа сигналов записи информации, передаваемой из коммутатора 4 в ВМ2,

0

5

и сигнала неисправности этого информационного тракта. Линии 107 и 108 предназначены дл  передачи сигналов Сбой 2 - отказа информационного тракта коммутатор 4 - ВМ2 и Запись 2 - записи передаваемой в регистры 2} и 11 информации.

Магистральный передатчик 23 предназначен дл  усилени  и передачи информационных (шины 105 и 74) и управл ющих (шины 114 и 72) сигналов в адаптер 3.

Схема 24 сравнени  предназначена дл  кбнтрол  достоверности информации , передаваемой из коммутатора 4 в ВМ2. Лини  109 служит дл  передачи сигнала Данные установлены.

Мультиплексор 25 предназначен дл  коммутации информации с шин 73 и 110 на информационный вход регистра 21, Его управл ющий вход соединен с линией 112.

Лини  115 предназначена дл  приема сигнала чтени  диагностической информации при втором цикле, лини  116 - дл  приема сигнала Запись 1, лини  117 - дл  приема сигнала Сбой 1, лини  118 - дл  передачи сигнала неисправности информационного тракта Сбой в ВМ1 и соединена с шиной 68.

По лини м шины 69 в блок 5 из ВМ2 поступают сигналы: по линии 119 - предоставлени  прерывани  (ППР), по линии 220 , по линии 121 Вывод, по линии 122 - синхронизации (СИА). С выхода переключател  30 сигнал Устройство выбрано поступает по линии 123 на вход дешифратора 35, который по линии 83 стро- бирует запись информации разр дов регистра 31 состо ни  (его выходна  шина 124, линии 125 и 126) и разр е да готовности триггера 8 и по линии 82, соединенной с установочным входом триггера 33 прерывани  стробиру- ет триггер 33 дл  выдачи сигнала прерывани  работы ВМ1 (лини  100) и стробирует .запись информации из ВМ2 в регистр 10. По лини м 127 и 128 в ВМ2 поступают сигналы требовани  прерывани  (ТПР) и синхронизации (СИП).

Дешифратор 51 выполн ет следующие функции: запись разр дов регистра состо ни ; запись требовани  прерывани  работы ВМ, запись информации в регистр 10; чтение принимаемых дан0

5

0

0

5

ных и чтение информации при третьем цикле; чтение разр дов регистра состо ни  (лини  129);чтение информации при первом цикле; чтение информации при втором цикле (линии 130 и 85) . i

Переключатель 49 адреса служит дл  установки адреса вектора прерывани  по вводу, выводу информации или по наличию исправности информационного тракта коммутатор 4 - ВМ2 или ВМ2 - коммутатор 4. Мультиплексор 57 предназначен дл  коммутации информации с шин 88 и 87 на информационный вход магистрального передатчика 55. Его управл ющий вход соединен с линией 89 о

Генератор 61 импульсов предназначен дл  формировани  импульсов фиксиНа временных диаграммах правильной передачи данных из ВМ2 в ВМ1 (фиг.7) обозначены: а - сигналы на шине 71; б - сигнал Данные выведены на линии 100; в - сигнал Запись 1 на линии 99; г - сигнал Данные установлены на линии 109; д - сигнал Данные выведены на линии 101; е - сигнал на

Q выходе триггера 15; ж - сигнал Данные прин ты на линии 113.

На временных диаграммах правильной передачи данных из ВМ1 и ВМ2 (фиг.8) обозначены: а - сигналы на шине 65;

6 - сигнал Данные установлены 1

на линии 112; в - сигнал Запись 2 . на линии 108; г - сигнал на выходе триггера 14 (лини  89); д - сигнал Данные установлены: на линии 109;

рованной частоты Его вход, разрешаю-20 е сигнал Данные введены на линии

95.

На временных диаграммах неправильной передачи данных из ВМ1 в ВМ2 (фиг.9) обозначены: а - сигналы на 25 шине 65; б - сигнал Данные установлены на линии 112; в - сигнал Запись 2 на линии 108; г - сигнал на линии 89; д - сигнал на линии 109; е - сигнал Сбой 2 на линии 107.

Коммутатор 4 располагаетс  в непосредственной близости от большой ЭВМ. Это обеспечивает проверку кабельных линий св зи и передаваемой информации по всей их длине.

Устройство работает следующим образом.

Обмен информацией между ЭВМ осуществл етс , программно в режиме опроса готовности (только дл  основной ВМ1) или по прерывани м (дл  обеих). Обмен производитс  с контролем достоверности передаваемой информации, и в случае обнаружени  ее искажени  устройство автоматически переходит

щии генерацию импульсов, подключен к выходу элемента И 60.

Схема 63 сравнени  предназначена дл  формировани  сигнала уровн  3 при поступлении на ее вход двоичного кода, равного числу сигналов повторной перезаписи передаваемой информации .

В начальный момент времени триггеры 8, 9, 14, 15, 33, 40 и 41, счетчик 30 62, схемы сравнени  13, 24 и 63 наход тс  в состо нии О, триггер 64 - в состо нии 1 (цепи начальной установки у р да элементов условно не показаны). Направление передачи информации в начальный момент времени: приемопередатчиков 19 и 56 - с входа- выхода на выход, мультиплексоров 25 и 57 - с первого входа на выход.

Узлы 23, 34, 55, 58 и 59 могут представл ть,например, группу вентилей И-НЕ, собранную на микросхемах х типа 155АА7. В качестве дешифратора 51 можно применить, например, микро35

40

:схему 155ИД4,триггеров 39, 45 и 50 - 45 B режим Диагностика информационно- микросхему 155ТМ7, триггеров 40 и 41 - микросхему 155ТМ2, приемопередатчика 56 - микросхему 585АП26.

го тракта малой ЭВМ.

В режиме обмена информацией по прерывани м устройство работает следующим образом.

Приемопередатчик 19 может быть собран,например, на основе микросхем 585АП26. Узел 20 может быть собран, например, на основе микросхемы 293ЛП1, схемы 13, 24 и 63 - на осно50

Инициатор обмена - вспомогате на  машина (ВМ2).

Этот режим обмена  вл етс  дл нее единственным режимом передач информации. Обмен происходит при

ве, например, микросхем 155ЛП5, в помощи канального цикла Вывод.

честве мультиплексоров 25 и 57 можно применить, например, микросхемы КП2 серий 133, 155, 5300 Устройство генератора 22 идентично генератору 12.

При этом последовательность опер следующа .

ВМ2 в адресной части цикла В вод передает по шине 71 адресно

B режим Диагностика информационно-

го тракта малой ЭВМ.

В режиме обмена информацией по прерывани м устройство работает следующим образом.

Инициатор обмена - вспомогательна  машина (ВМ2).

Этот режим обмена  вл етс  дл  нее единственным режимом передачи информации. Обмен происходит при

помощи канального цикла Вывод.

При этом последовательность операций следующа .

ВМ2 в адресной части цикла Вывод передает по шине 71 адресное

слово канала (фиг.7а). Слово поступает через шину 86 и приемопередатчик 56 по шине 80 на входы регистра 31 состо ни , переключател  30 адреса и дешифратора 35. В адресных разр дах адресного слова записан адрес присвоенный ВМ1. Адрес ВМ1 задаетс  на этапе проектировани  двухмашинного комплекса и формируетс  путем запайки перемычек в гнезда 37, При совпадении адресов на выходе элемент И-НЕ 38 по вл етс  сигнал Устройство выбрано, которым устанавливаетс  триггер 39. После установки адресного слова ВМ2 по управл ющей шин« 69 вырабатывает сигнал СИА, поступающий по линии 122 на синхровходы триггеров 39 и 50 и выполн ющий запись информации , наход щейс  на их инфор мационных входах. Затем ВМ2 снимает адресное слово, помещает на шину 71 передаваемые в ВМ1 данные и по упраз Вы- поступает

л ющей шине Ь9 передает сигнал вод, который по линии 121 на вход дешифратора 51,

Данные с выхода приемопередатчика 56 поступают на вход регистра 10. В соответствии с кодом, записанным в младших разр дах адресного слова, на втором выходе дешифратора 51 по вл етс  сигнал, который по линии 82 производит запись информации в регистр 10„ устанавливает триггер 33 прерывани  в состо ние 1. При этом на линии 100 адаптера 3 по вл етс  сигнал Данные выведены поступающий на вход запуска генератора 12 (Лиг.76). Кроме тогоs сигнал с второ

го выхода дешифратора 51 также посту-до (фиг„7ж), который сбрасывает триггер

пает на элемент И-НЕ 52 и с его выхода через элемент 53 задержки на вход канального передатчика 34, формирующего сигнал СИП. ВМ2, получив сигнал СИП, снимает сигнал Вывод, уставов-дс ленные данные и сигнал СИА.

Сигнал Данные выведены 1 разрешает генерацию генератора 61. На втором выходе генератора 12 по вл етс  первый сигнал Запись 1 (фиг.7в), который через выходной коммутатор 6, шину 75р элементы НЕ 29 и ИЛИ 27 поступает на синхровход регистра 21 и производит запись информации, поступившей на его информационный вход, с выхода регистра 10 через мультиплексор 57, магистральный передатчик 55, шину 73, приемопередатчик 19 и мультиплексор 25. Записанна  в ре50

55

33 и регистр 10. Сигнал Данные выведены снимаетс , и по его заднему фронту ВМ1 снимает сигнал Данные прин ты.

Таким образом, ВМ1 принимает ту информацию, котора  записана в регистре 21 и проверена на идентичность с переданной ранее информацией в регистр 10, В случае искажени  информации , прин той в регистр 11, производитс  ее повторна  перезапись в регистры 21 и 11 фиксированное число раз. В случае невозможности передать правильно информацию ВМ2 переходит в режим диагностики информационного тракта ВМ2 - коммутатор 4,

Инициатор обмена - основна  машина (ВМ1).

0

0

5

гистр 21 информаци  по шине 105 поступает на первый вход схемы 24 сравнени  и на вход магистрального передатчика 23, с выхода которого по шине 74 поступает на информационный вход регистра 11, Схема 24, в случае ее исправности, формирует сигнал уровн  1 (фиг«7г), который по лини м 109 и 103 устанавливает триггер 5 (фиг.7е), выход которого св зан с шиной 77. В дальнейшем установка триггера 15 используетс  как признак работоспособности схем 21, 25 и 24 и линий 109 и 103.

Сигнал Запись 1, пройд  через элемент 18 задержки, инвертируетс  (врем  задержки выбрано большим, чем врем  прихода переданной ВМ2 информации ) и через элемент И 16 производит запись переданной ранее информации. В случае совпадени  переданной и прин той информации схема 13 сравнени  формирует сигнал прерывани  (фиг.7д) работы программы ВМ1 Данные выведены , который запрещает дальнейшую генерацию сигналов Запись 1 (сбрасыва  триггер 64 и счетчик 62) и по шинам 75 и 68 поступает в ВМ1. 30 Данный сигнал также поступает на второй управл ющий вход приемопередатчика 19, измен ет направление передачи информации приемопередатчика 9 на вход-выход и передает информацию , записанную в регистр 21, на информационный вход ВМ1. ВМ1, получив сигнал прерывани , принимает переданные ВМ2 данные и передает по лини м 113 и 97 сигнал Данные прин ты

25

35

(фиг„7ж), который сбрасывает триггер

33 и регистр 10. Сигнал Данные выведены снимаетс , и по его заднему фронту ВМ1 снимает сигнал Данные прин ты.

Таким образом, ВМ1 принимает ту информацию, котора  записана в регистре 21 и проверена на идентичность с переданной ранее информацией в регистр 10, В случае искажени  информации , прин той в регистр 11, производитс  ее повторна  перезапись в регистры 21 и 11 фиксированное число раз. В случае невозможности передать правильно информацию ВМ2 переходит в режим диагностики информационного тракта ВМ2 - коммутатор 4,

Инициатор обмена - основна  машина (ВМ1).

10

20

25

111474665

В ВМ2 прин та векторна  система прерываний. Адрес вектора прерывани  при поступлении требовани  на ввод или вывод, а также при неисправности информационного тракта ВМ2 - коммутатор 4 или коммутатор 4 - ВМ2 разли чен и записан в переключателе 49 адреса . При работе в режиме прерываний ВМ2 во врем  канального цикла Вывод производит запись в регистр 31 состо ни  кодов, разрешающих ВМ2 ввод или вывод информации в режиме прерываний . При этом по линии 126 на вход элемента И-НЕ 42 поступает потенциал,15 разрешающий или запрещающий работу ВМ2 по вводу информации, а по линии 125 на вход элемента И-НЕ 43 - по выводу информации. ВМ1 передает требование прерывани  на вывод информации сигналом Данные прин ты, который поступает по лини м 113 и 97 через элемент И-НЕ 43, триггер 45, элементы И-НЕ 47 и ИЛИ 48, канальный передатчик 34 и линию 127, в шину 70 канала ВМ2. ВМ2 удовлетвор ет требование , вырабатыва  в линии 119 сигнал ППР, поступающий на входы дешифратора 35 и шифратора 32, который сбрасывает триггер 4 и через элемент 44 задержки стробирует триггер 45, запоминающий информацию, наход щуюс  на его входах. Переключатель 49 адреса помещает адрес вектора в канале ВМ2. Одновременно с этим сигнал ППР в дешифраторе 35 формирует в линии 128 ответный сигнал СИП, свидетельствующий о том, что адрес помещен в канал. ВМ2 принимает вектор прерывани , снимает сигнал ППР и переходит к обслуживанию подпрограммы прерывани  по выводу информации.

При передаче информации в ВМ2, по прерывани м, устройство работает следующим образом.

ВМ1 выставл ет слово информации (фиг.8а) и передает сигнал Данные становлены 1 (фиг.8б)по линии 112, который через элемент И 60 разрешает генерацию сигналов записи информации Запись 2 (фиг.вв) генератором 61. Сигнал Данные установлены 1 измен ет направление передачи информации мультиплексора 25 на второй вход- выход, при этом информаци ,переданна  ее BMI, поступает на информационный вход регистра 21. Сигнал .. Запись 2 через элемент ИЛИ 27 стробирует регистр 21, который запоминает информа30

35

40

45

50

г н Си н 5 ц 5 с н н сх та ры им 64 1 в ус и Пр ет хо

вы И47 34 тр ле но ва не не им ма пр 1 О ве фо но т. Д чи ма ци ко вы ти 4

10

20

25

4665

15

е

30

35

40

5

0

1 2

цию, наход щуюс  на его информационном входе. Записанна  информаци  с выхода регистра 21 поступает на информационный вход регистра 11, на вход записи которого поступает сигнал Запись 2, записыва  поступившую информацию и устанавлива  триггер 14 (фиг.8г). Информаци  с выхода регистра 11 по шине 88 поступает на второй вход мультиплексора 57. Сигнал с выхода триггера 14 измен ет направление передачи мультиплексора 57 на второй вход-выход и, информаци  через магистральный передатчик 55, шину 73 и приемопередатчик 19 поступает на второй вход схемы 24 сравнени . В случае соответстви  переданной (шина 105) и прин той информации схема 24 формирует сигнал Данные установлены уровн  1 (фиг.8д).который запрещает дальнейшую генерацию импульсов записи (сбрасыва  триггер 64 и счетчик 62) и по лини м 109, 103 и 96 через элемент ИЛИ 17 (на втором входе которого уровень О) устанавливает триггеры 9 (фиг.8е) и 40 и сбрасывает триггер 14 (фиг.8г). При этом информаци  с шины 73 снимаетс  и схема 24 устанавливаетс  в исходное состо ние.

Сигнал требовани  прерывани  с выхода триггера 40 через элемент ИНЕ 42, триггер 45, элементы И-НЕ 47 и ИЛИ 48 и канальный передатчик 34 поступает в канал ВМ2, вызыва  требование прерывани  программы. Далее повтор ютс  описанные процессы, но при этом формируетс  вектор прерывани  на ввод информации. В случае неправильной передачи информации ге« нератор 22 продолжает формировать импульсы повторной перезаписи информации (фиг.9в). При этом триггер 14 продолжает находитьс  в состо нии 1 (фиг.9г), а выход схемы 24 - О (фиг.9д). После того, как произведен р д повторных перезаписей информации из регистра 21 в регистр 11, но информаци  передаетс  неправильно, т.е. схема 24 не формирует сигнал Данные установлены, на выходе счетчика 62 по вл етс  код, равный максимальному числу перезаписей информации . При равенстве данного кода и кода, записанного в схеме 63, на ее выходе по вл етс  сигнал неисправности информационного тракта коммутатор 4 - ВМ2 Сбой 2 (фиг.9е). Данный

сигнал сбрасывает триггер 64, запреща  дальнейшую передачу информации, по линии 107-, через элемент ИЛИ 26 и по линии 318 поступает в ВМ1, котора  снимает сигнал Данные установлены 1 и передаваемую информацию. Кроме того, данный сигнал по лини м 107 и 104 через элемент ИЛИ 48 и канальный передатчик 34 поступает в канал ВМ2, вызыва  требование прерывани  программы.

ВМ2 удовлетвор ет требование прерывани  программы, при этом повтор ютс  описанные процессы, но переклю-1 чатель 49 адреса перемещает в канал ВМ2 адрес вектора неисправности информационного тракта коммуматор 4 - ВМ2, ВМ2 принимает вектор прерывани  и переходит к обслуживанию подпро- граммы диагностики дайного информационного тракта.

В случае искаженной передачи информации из ВМ2 в коммутатор 4 формируетс  сигнал неисправности инфор- мационного тракта ВМ2 - коммутатор 4 Сбой 1. При этом ВМ2 переходит к обслуживанию подпрограммы диагностики данного информационного тракта.

В режиме опроса готовности ВМ1 работает следующим образом. i BM2 в случае готовности к обмену информацией в режиме опроса готовности во врем  канального цикла Вывод устанавливает триггер в состо ние 1. При этом сигнал записи разр да готовности адресного слова возбуждает линию 83 первого выхода дешифратора 51. Управл юща  программа ВМ1 анализирует состо ние шины 68, а именно цепи готовности, и при нахождении триггера в состо нии 1 выставл ет на шине 65 слово информации и передает по шине 66 (лини  112) сигнал Данные установлены I. При этом генератор 22 формирует импульсы записи информации в регистры 21 и 11,и при правильной передаче информации в регистр 11 схема 24 формирует сигнал Данные установлены Последний по лини м 103 и 96 устанавливает триггер 9 в состо ние 1, при этом на линии 95 в ВМ1 передаетс  сигнал Данные введены.

ВМ2 с помощью канального цикла Ввод опрашивает состо ние цепей шины 92 коммутатора 7 контрол . Последовательность операций при этом следующа . ВМ2 в адресной части цикла передает по шине 71 адресное слово канала (при этом код, записанный в его младших разр дах, соответствует четвертому выходу дешифратора 51) и по линии 122 сигнал СИА, поступающий на входы триггеров 39 и 50 и выполн ющий запись информации. После этого ВМ2 снимает адресное слово и вырабатывает в линии 120 сигнал Ввод, поступающий на вход дешифратора 51, При этом на линии 129 по вл етс  сигнал, поступающий по шине 77 на вход коммутатора 7 и разрешающий прохождение контрольных разр дов через элементы И-НЕ 59 в канал ВМ2. Одновременно с этим сигнал с четвертого выхода дешифратора 35 через элемент НЕ 36 и элемент 53 задержки поступает на вход передатчика 34, формирующего в линии 128 сигнал СИП, свидетельствующий о том, что данные помещены в канал ВМ2. ВМ принимает сигнал СИП, данные, снимает сигналы Ввод, СИА, заверша  тем самым канальный цикл Ввод. Далее управл юща  программа ВМ2 анализирует состо ние выхода триггера 9. При этом, если триггер 9 находитс  в состо нии 3, т.е. в регистр 10 записана информаци , ВМ2 производит ее ввод: на линии 84 (третий выход дешифратора 35) по вл етс  сигнал, измен ющий направление передачи информации приемопередатчика 56 на вход - вход - выход, информаци  помещаетс  в канал ВМ2, триггер 9 сбрасываетс ,и ВМ1 по заднему фронту сигнала Данные введены (линии 95 и 96) снимает информационное слово. Далее процесс передачи информации повтор етс . В случае неправильной передачи информации ВМ2 переходит в режим диагностики информационного тракта по поступившему вектору прерывани .

В режиме диагностики производитс  полна  автономна  проверка адаптера 3, кабельных линий св зи, коммутатора 4 и малой ЭВМ в зависимости от поступившего вектора прерывани .

При поступлении вектора прерывани  по сигналу Сбой 1 последовательность операций следующа . ВМ2 проводит р д итерационных циклов диагностики , в ходе которых на основе ранее переданной и прин той в ходе диагностики информации делает вывод о работоспособности той или иной информационной цепи.

Первый цикл. Тестируютс  шина 86, приемопередатчик 56, регистр 10,муль типлексор 57, магистральный передатчик 55, коммутатор 7 контрол  (перва  часть цикла), а также схема 24 сравнени , регистр 21, мультиплексор 25 и линии 109 и 103 (втора  часть цикла). ВМ2 в адресной части первой части цикла передает по шине 86 адресное слово канала и сигнал СИА, поступающий на входы триггеров 39 и 50 и выполн ющий запись информации После этого ВМ2 снимает адресное слово и вырабатывает в линии 120 сиг- нал Ввод, поступающий на вход дешифратора 51. При этом на линии 85 по вл етс  сигнал, поступающий на вход коммутатора 7 и разрешающий прохождение информации через элементы И-НЕ 58 с шины 90 коммутатора 7 в канал ВМ2. Одновременно с этим сигнал с п того выхода дешифратора через элемент И-НЕ 52 и элемент 53 задержки поступает на вход передатчи ка 34, формирующего сигнал СИП. ВМ2 принимает сигнал СИП, данные, снимает сигналы Ввод, СИА,заверша  тем самым первый канальный цикл Ввод.

Далее ВМ2 проводит вторую часть цикла, иницииру  второй канальный цикл Ввод. В ходе этого цикла считываетс  состо ние выхода триггера 15. При этом возбуждаетс  сигнал в линии 129, который помещает контроль- ные разр ды через элементы И-НЕ 59 в канал ВМ2.

Второй цикл. Тестируютс  информационна  шина 73 и приемопередатчик 19. При этом код, записанный в млад- ших разр дах адресного слова, соответствует шестому выходу дешифратора 51. Управл ющий сигнал с шестого выхода последнего по лини м 130 и 115 устанавливает в состо ние 1 первый информационный выход передатчика 55 и измен ет направление передачи приемопередатчика 19 на вход - вход - выход. Информаци  с выхода регистра через приемопередатчик 19, шины 73 и 90 и элементы И-НЕ 58 (на втором входе которых уровень 1 с шестого выхода дешифратора) поступает в канал ВМ2 по шине 91.

Третий цикл. Тестируютс  передат- чик 23, информационна  шина 74, регистр 11, информационна  шина 88 и приемопередатчик 56. При этом код, записанный в младших разр дах адрес

JQ 15 20 25

30 г

0 с

г

0

ного слова, соответствует третьему выходу дешифратора 51. Управл ющий сигнал с этого выходка по линии 84 поступает на управл ющий вход приемопередатчика 56. Он измен ет направление передачи информации, и данные с выхода регистра 11 поступают в канал ВМ2.

При поступлении вектора прерывани  по сигналу Сбой 2Г| последовательность операций следующа .

ВМ2 с помощью цикла Вывод производит запись в регистры 10, 2 и 11 диагностической информации. При этом генератор 12 производит р д циклов перезаписи информации в регистры 11 и 21, по окончании которых формируетс  сигнал Сбой (сигнал будет формироватьс  всегда, так как заранее известно, что информационный тракт неисправен).

По поступившему сигналу Сбой 1 формируетс  вектор прерывани , получив который, ВМ2 переходит к подпрограмме диагностики.

Claims (3)

1. Формула изобретени 

   1 .Устройство дл  сопр жени  дву i вычислительных машин, содержащее блок управлени , выходной коммутатор , коммутатор контрол , триггеры готовности ввода и вывода, первый информационный регистр и коммутатор сигналов интерфейса, содержащий приемопередатчик, узел согласовани  электрических параметров, первый и второй входы которого  вл ютс  соответствующими входами устройства дл  подключени  информационного и управ-:1. л ющего выходов вычислительной машины, информационный выход приемопередатчика  вл етс  выходом устройства дл  подключени  информационного входа первой вычислительной машины, информационный вход-выход и первый управл ющий вход приемопередатчика соединены соответственно с первыми информационными входом коммутатора контрол , выходом выходного коммутатора и вторым информационным выходом выходного коммутатора, который  вл етс  выходом устройства дл  подключени  управл ющего входа первой вычислительной машины, информационный вход-выход выходного коммутатора, первый выход блока управлени s первый и второй информационные выходы коммутато17

   pa контрол  образуют вход-выход устройства дл  подключени  информационного входа-выхода второй вычислительной машины, выходы и входы синхронизации обмена первой группы блока управлени   вл ютс  соответствующими выходами и входом устройства дл  подключени  входа запроса прерывани  и выходов синхронизации второй ВЫЧИСлительной машины, первый информационный вход выходного коммутатора соединен с выходом первого информационного регистра, вход записи которого подключен к второму выходу блока управлени , третий информационный выход выходного коммутатора подключен к информационным входам первого ин- формационного регистра и триггера готовности ввода и адресному входу блока управлени , третий и четвертый выходы которого соединены соответственно с входом записи триггера готовности ввода и входом сброса триггера готовности вывода, объединенным с первым управл ющим входом выходного коммутатора, выходы триггеров готовности ввода и вывода соединены соот ветс твенно с выходами второго и третьей групп блока управлени  и соответственно подключены к вторым информационным входам выходного коммутато ра и коммутатора контрол , управл ющий вход коммутатора контрол  соеди147

   нен с п тым выходом блока управлени } ос ра и к входам установки первого и втоотличающеес  тем, что, с целью повышени  достоверности обмена за счет оперативного контрол  передаваемой информации с последующим переходом в режим диагностики второй вычислительной машины, в него введены схема сравнени 5 управл емый генератор импульсов, элементы И, ИЛИ, триггер, второй информационный регистр , элемент задержки, а в коммутатор сигналов интерфейса введены схема сравнени , управл емый генератор импульсов, информационный ре- гистр, мультиплексор, магистральный передатчик и первые и вторые элементы ИЛИ и НЕ, входы первого и второго элементов НЕ, второй управл ющий вход приемопередатчика и выход первого элемента ИЛИ подключен соответственно к второму информационному выходу выгодного коммутатора и к выходу устройства дл  подключени  к управл ющему входу первой вычислительной машины, выходы первого и

   40

   45

   50

   55

   рого триггеров, первым входам элемен тов И, ИЛИ, входам синхронизации обмена второй группы блока управлени , входу сброса первого информационного регистра и к входам синхронизации об мена третьей группы блока управлени  выходы синхронизации обмена третьей группы блока управлени  соединены с выходом элемента ИЛИ, с установочным входом триггера готовности вывода и входом сброса первого триггера, ход которого соединен с вторым управ л ющим входом выходного коммутатора, третий информационный вход которого подключен к выходу второго информационного регистра и к первому входу схемы сравнени , второй вход которой соединен с выходом первого информационного регистра, а выход соединен с входом сброса управл емого генератора импульсов устройства и вторым информационным входом выходного коммутатора, второй информационный вход выходного коммутатора соединен

   JQ 15 466518

   второго элементов НЕ подключены к первым входам соответственно первого и второго элементов ИЛИ, вторые входы которых подключены к первому и второму выходам управл емого генератора импульсов и к первому и второму управл ющим входам магистрального передатчика, информационный вход которого подключен к информа-i ционному входу приемопередатчика, первому входу схемы сравнени  и к выходу информационного регистра, вход записи которого соединен с выходом второго элемента ИЛИ, а информационный вход - с выходом мультиплексора, первый и второй информационные входы которого соединены соответственно с вторым входом схемы сравнени , поразр дно объединенным с выходом приемопередатчика и первым выходом узла согласовани  электрических параметров , второй выход которого подключен к третьему управл ющему входу магистрального передатчика, к управл ющему входу мультиплексора и входу запуска управл емого генератора импульсов , вход сброса которого соединен с выходом схемы сравнени  и чет- вертым управл ющим входом магистрального передатчика, информационный и управл ющие выходы которого подключены соответственно к информационному входу второго информационного регист20

   25

   30

   0

   5

   0

   5

   рого триггеров, первым входам элементов И, ИЛИ, входам синхронизации обмена второй группы блока управлени , входу сброса первого информационного регистра и к входам синхронизации обмена третьей группы блока управлени , выходы синхронизации обмена третьей группы блока управлени  соединены с выходом элемента ИЛИ, с установочным входом триггера готовности вывода и входом сброса первого триггера, ход которого соединен с вторым управл ющим входом выходного коммутатора, третий информационный вход которого подключен к выходу второго информационного регистра и к первому входу схемы сравнени , второй вход которой соединен с выходом первого информационного регистра, а выход соединен с входом сброса управл емого генератора импульсов устройства и вторым информационным входом выходного коммутатора, второй информационный вход выходного коммутатора соединен

   с первым и вторым выходами управл емого генератора импульсов, второй выход которого соединен с входом элемента задержки, выход которого соединен с вторым входом элемента И, выход которого соединен с входом записи второго информационного регистра, вход запуска управл емого генератора импульсов и второй вход элемента ИЛИ подключены к выходам второй группы блока управлени , выход второго триггера соединен с вторым информационным входом коммутатора контрол .
2. 2.Устройство по п.1, о т л и - чающеес  тем, ч го выходной коммутатор содержит блоки магистральных передатчиков, канальных приемопередатчиков , мультиплексор, выход которого соединен с информационным входом блока магистральных передатчиков , управл ющий вход которого  вл етс  вторым информационным входом коммутатора, а информационный и управл ющий выходы  вл ютс  соответ- ственно первым и вторым информационными выходами коммутатора, первый информационный вход которого соединен с первым информационным входом мультиплексора , второй информационный вход которого соединен с третьим информационным входом коммутатора,. с информационным входом блока канальных приемопередатчиков, информационный выход которого  вл етс  третьим информационным выходом коммутатора, информационный вход-выход которого соединен с информационным входом-выходом блока канальных приемопередатчиков , а первый и второй управл ющие входы коммутатора соединены соответственно с управл ющими входами блока канальных приемопередатчиков и мультиплексора . I
3. 3.Устройство по п.1, отличающеес  тем, что управл в-,, мый генератор иьпульсов содержит злемент И, генератор импульсов, счетчик импульсов схему сравнени 8 триггер , выход которого соединен с первым входом элемента И, второй вход которого и входы сброса счетчика и триггера соединены соответственно с входом запуска и сброса управл емого генератора импульсов, первый и второй выходы которого соединены с выходами схемы сравнени  и генератора импульсов соответственно, вход запуска и выход которого соединены с выходом элемента И и счетным входом счетчика соответственно, выход которого соединен с входом схемы сравнени , выход которой соединен со счетным входом триггера.

   Г

   a

   I I

   I , JUJJJf

   L.f-

   1sTa.

   1с,

   .-.-JJ

   фие.7