SU922752A1 - Устройство дл тестовой проверки узлов контрол каналов ввода-вывода - Google Patents
Устройство дл тестовой проверки узлов контрол каналов ввода-вывода Download PDFInfo
- Publication number
- SU922752A1 SU922752A1 SU792818187A SU2818187A SU922752A1 SU 922752 A1 SU922752 A1 SU 922752A1 SU 792818187 A SU792818187 A SU 792818187A SU 2818187 A SU2818187 A SU 2818187A SU 922752 A1 SU922752 A1 SU 922752A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- channel
- control
- trigger
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ТЕСТОВОЙ ПРОВЕРКИ УЗЛОВ КОНТРОЛЯ КАНАЛОВ ВВОДА-ВЫВОДА
I
Изобретение относитс к вычислительной технике и может быть использовано дл 1фоверки рйботоспособности узлов контрол каналов ввоаа-вьшода ЦВМ
Известно устройство дл оиагностики каналов, .содержащее регистр имитации интерфейса, регистр номера канала, регистр останова канала, регистр имитации запросов, первый триггер, триггер (шагностики каналов, узел выборки канала , дешифратор, первый регистр обращени к пам ти, второй регистр обращени к пам ти, коммутатор записи ситуаций , элемент задержки, элемент И, два элемента ИЛИ, второй триггер, счетчик записи ситуаций, узел выработки начального адреса и дешифратор записи ситуаций 1,
Известное устройство обладает ограниченными функциональными возможное- т ми поскольку не обеспечивает .npoiaepКУ работоспособности узлов контрол каналов ввода-вывода.
Наиболее близким к изобретению вл етс устройство дл тестового контрол каналов ввода-сывода ци4ровой вычио-; лительной машины, содержащее блок con р жени , регистры адреса, регистры команд , дешифратор команд, блсж управле -. ни , элемент ИЛИ, блок формировани байтов состо ни , блок ффмировани данных , регистр данных и используетс дл автономной наладки и оперативного прог10 раммного контрол каналов ввода-вывода информации цифровых вычислительных машин 12.
Однако в известном устройстве аппаратные и программные средства не поз15 вол ют осуществить проверку достоверности работы узлов контрол каналов ввода-вывода при отработке сбойных ситуаций , возникающих во внешних устройствах вычислительного комплекса, что приводит
20
. к зависани м ia канале при неисправности контрольного оборудовани .
Claims (1)
- Цель изобретени - повышение достоверности кштрол . Поставленна цепь досгигаетс тем, что в устройство цл тестовой проверки узлов контрол каналов ввода-вьюода вве дены первый и второй ффмирователи импульсов , первый, второй и третий тригг ры , первый и вгароЛ коммутаторы, переключатель , элемент задержки, элементы И, И-ИЛИ, ИЛИ-НЕ, И-НЕ, и И-41ЛИ-НЕ, Причем первый управл ющий выход контролируемого канала соединен с первым входом элемента И-НЕ и со входом первого форМ1фовател импульсов, выход которого соединен с единичным входом первого триггера, выход блока сравнени соединен со вторым входом элемента 1-HEj выход которого соединен с единичным вхо дом второго триггера, второй управл ющи выход контролируемого канала соединен со счетным входом счетчика, с третьим входом элемента И-НЕ и с нулевым входом второго триггера, нулевой выход которого соединен с первыми входами элементе И-ИЛИ-НЕ, ИЛИ-НЕ и И, третий управл ющий выход контролируемого канала соединен с четвертым входом элемента И-НЕ и со вторым входом элемента И, выход которого вл етс управл пощим вхо дом контролируемого канала, четвертый управл ющий выход контролируемого канала соединен с п тым входом элемента ИНН , п тый управл5 снций выход кштролиру емого канала соединен с первым входом элемента И-41ЛИ, со входом второго формировател импульсов, со вторым входом элемента И-ИЛИ-НЕ, выход котфого соединен с нулевым входом первого трипгера , единичный выход первого триггера соединен с третьим входом элемента ИИЛИ-НЕ , со втфым входом элемента ИИЛИ и с первым угравл ющим входом первого коммутатора, выход которого вл етс первым информационным выходом устройства, выходы регистра адреса соедин 1ы с первым информационным входом первого коммутатора, выход блока формирЬввни тестовых воздействий соединен с первым информационным входом второго коммутатора, со вторым информационным входом коммутатора и с третьим входом элемента И-ИЛИ, выход которого соединен с первым управл ющим входом второго коммутатора, выход которого вл етс вторым информационным выходом устройства, вы ход второго формировател импульсов соецинен с единичным вкодом третьего триггера, единичный выход которого соединен со вторыми управл ющими входами первого и второго коммута тора, со входом элемента задержки и первым входом переключател , выход алэмента задержки соединен со вторым вхо дом переключателе выход которого соединен со втфым входом элемента ИЛИНЕ , единичный выход второго триггера соединен с третьим управл ющим входом второго коммутатора, выход элемента ИЛИ-НЕ соединен с нулевым входом третьего триггера, первый и второй информационный выходы устройства соединены со входами блока индикации. На чертеже т едставлена функциональна схема устройства дл тестовой прсеерки узлов контрол каналов вводавьюода . Устройство содержит блсж I формировани тестовых воздействий, счетчик 2, счетный вход которого подключен к входу 3 устройства, который вл етс управл ющим выходом контролируемого канала , установочный вход устройства 4, блок 5 индикации, -блок 6 сравнени , регистр 7 адреса, информационные входы 8 устройства, элемент И-НЕ 9, входы 10.11и 12 устройства |Которые вл ютс управл ющими выходами контролируемого канала, триггер 13, элемент И 14, выход 15 устройства, который вл етс управл к«1ШМ входом контролируемого канала, формирователь 16 импульсов , йслючающий в себ элемент И-НЕ 17, первый вход которого подключен к выходу элемента 18 задержки , вход которого подключен ко входу элемента НЕ 19, выход которого подключен ко, второму входу элемента ИНЕ 17, триггер 2О, элемент И-ИЛИ 21, элемент И-ИЛЙ-НЕ 22, коммутатор 23, вход 24 устройства, который вл етс управл кацим выходом канала, формирователь 25 импульссв, состав которого аналогичен составу формировател 16 импульсов, триггер 26, элемент 27 задержки , переключатель 28, элемент ИЛИНЕ 29,Коммутатор 30, информационные выходы 31 и 32 устройства. Входы 3, 11.12устройства и выход 15 устройства подключены к лини м управлени контролируемого канала. Причем вход 3 устройства подключен к линии управлени Работа канала , вход 12 устройства подключен к линии управлени Выборка , вход 11 устройства подключен к линии управлени Разрешение выборки выход 15 устройства подключен к линий управлени Обратна выборка . Йн- формзционные входы 8 устройства под,- ключены к информационным шинам контролируемого канала. Входы Ю и 24 устройства подключены к лини м иденги каиии контролируемого канала, причем вход Ю устройсгва подключен к линии идентификации Адрес от канала , а вход 24 устройства подключен к лшгаи идентификации Управление канала. Информационный выход 31 устройства подключен к информационным шинам абонента, а информацйонный выход 32 устройства подключен к ЛИНИ51М идентификации абонента. Устройство работает следующим образом . При подаче на устройство питающего напр жени счетчик 2 обнул етс по установочному входу 4. Запуск устройства осуществл етс оператором или грограммой , при этом канал обращаетс к устройству с последовательност ю сигналов началшой выборки. Канал начинает «ырабатывать последовательность сигналов начальной выбсрки с по влением управл5по- щего сигнала на входе 3 устройства. Этот управл ющий сигнал записывает в счетчик 2 единицу. Блок I dюDMИDOвaни тестовых воздействий реагирует на по вление на своих входах кодовой комбинации таким образом, что на его выходах по вл етс .. перва неправильна комбинаци сигналов ,, интырфейса (например одновременное . JV4rk f VT rkkT -kVrk l rVVTJ k Kkf k «/%VV«TCSf4 Wf.- вление двух сигналов идентификации абонента ). Эта неправильна комбинаци сигналов интерфейса поступает в коммутатор ЗО, который после завершени обмена с каналом сигналами начальной выборки подаёт первую неправильную комбинацию сигналов интерфейса в канал. Оператор (или Jпрограмма), убедившись в правильно реакции узлов контрол канала на неправильную комбинацию сигналов интерфейса, сбрасывает канал ввода-вывода, в исхорн ное состо ние. После этого оператор (или программа) снова обращаетс к устройству дл тестовой гфоверки узлов контрол каналов ввода-Фьшода. Новое по вление управл ющего сигнала на входе 3 устройства записьтает в счетчик 2 еще одну единицу. Блок 1 формировани тестовых воадейстьий преобразует значени .pa3pstf: дов счетчика 2 таким образом, что. на его вькодах по витс следующа непра-вильна комбинаци сигналов интерфейса, котора через коммутатор 30 выдаетс в канал ввода-вывода дл проверки узлов контрол канала. Процесс контрол продолжаетс аналогично указанному. При осуществлении про верки узле контрол сигналов интерфейса по четноста проверочна комбниаци сигналов интерфейса с выхода блока 1 формировани тестовьпс воодействий будет выдаватьс в канал ввода-вывода через коммутатор 23. Перебрав все неправитлые комбинации сигналов интер- фейса, блок 1 формировани тестовых воздействий при следующей aaraiciii единицы в счетчик 2 не выдает в ответ на поступивший на вход 11 устройства управл ющий сигнал канала ответных сиг налов абонента, тем самым организует перерыв в работе интерфейса со стороны абонента во времени . Этим провер етс работоспособность узлов контрол канала ввооа-вьюода по времени. В . неработоспособности какого-либо узла контррл канала вв6д19-вывода по состо нию сигналов блока 5 индикации можно су дить на какую неправильную последовательность сигналов интерфейса или на временной интервал не реагирует соответствующий узел контрол канала вводавывода и прин ть меры дл устранени неиспр авнос ти. Обмен канала ввода-вывода с ycTpofrством происходит следующим образом. Последовательность сигнале начальной выборки начинаетс ,с по влени . равл ющего сигнала на входе 3 устрой ,V ства. На информационных входах устройства 8 по вл етс адрес внешнего устройства (в данном случае адрес устройства дл тестовой проверки узлов контрол каналов ввода-вывода). Асфес этого устройства устанавливаетс состо нием регистра адреса 7 (это может быть группа выключателей ). При совпаден ш афеса устройства , поступившего на информационные входы 8 устройства и адреса, установленного на регистре адреса 7, на выходе блока 6 сравнени по вл етс сигнал (в данном случае логическа I). Этот сигнал подаетс на элемент И-НЕ 9, на который так же через определенные (стандартные) интервалы времени приход т управл ю11ще сигналы канала вводавывода , поступающие на входы Ю, 11 и 12 устройства. Совпадение этих сигна-„„« ,„т, nnrrvmmлов с управл ющим сигналом, поступив ,,- ж , «« устройства, формирует на выходе элемента И-НЕ 9 импульс, который устанавливает триггер 13 в I Сигнал с единичного выхода триггера 13 через коммутатор 30 выдаетс в канал с информационного выхода 32 устройства по линии управлени Работа абсмента, а сигнал, снимаемый в с нулёпого выхода триггера 13, закрывает элемент И 14, преп тству дальнейшему растфостранеШ Ю . управл ющего сигнала со входа 12 устройства. Ффмирователь 16 импульсов формирует импульс из заднего фронта Bxopjippo управл ющего сигнала, посту пившего на вход 1О устройства. Этот устанавливает триггф 20 в I. Сигнал с выхода триггера 20 поступает на вход элемента 21 и через коммутатор SO выдаетс в канал с инффмационного выхода 32 по линии идентификадин йдрес от абонента. Одновременно открываетс коммутатор 23 дл прохождени кода адреса устройства, который предварительно должен быть установлен на регистре 7 адреса и код устройства в ыдаетс в канал с инффмаиион- ного выхода 31 по информационным шинa абонента. При получении от канала вводавывода управл ющего сигнала, поступак щего на вход 24 устройства, и при наличии управл ющего сигнала на входе 3 устройства элемент И-ИЛИ-НЕ 22 вырабатьшает сигнал сброса триггера 20. Фор-25 мирователь 25 импульсов формирует импульс из заднего ( управл ющего Сд гнала, поступающего на вход 24 устройства , которай устанавливает триггер 26 в t, . Сигаал с выхода триггера 26 выдаетс в канал коммутатфом ЗО с информационного выхода 32 по линии иденТ1гф11Кедии Управление абонента. Этот сигнал также открывает коммутатор ЗО и коммутатор 23 дл прохождени непра- . сигаалов интерфейса и сигналов интерфейса с неправильной четностью, вь рабатываемых блоком I формировани тестовых воздействий Длительность ynsравл ющего сигнала с выхода триггера 26 определ еас либо элементом 27 задержки , либо управл ющим сигналом канала ввода-вывода, поступающим на вход 3 устройства в зависимости от положени переключател - 28. Таким образом, устройство дл тестовой гфоверки узле© контрол каналов ввода-вывода вырабатывает сигналы обмена с каналом. После окончани еа последовательности началшой выборки устройство осуществл ет проверку работоспособности узлов контрол канала по кштгролю множества признаков интерфейса узлов по контролю сигналов интерфейса п четкости, а также контроль узлов ограничител просто времени. Неработоспособность узлов контрол канала ввода-В1 вода хот и не вли ет на процесс обмена при исправных внешних устройствах, но ри неисправност х во внешних устройтвах может привести к зависани м в анале и прекращению вычислительного процесса. Применение предлагаемого устройства позвол ет повьюить достоверость вы влени ошибсж обмена канала вода-вывода со внешними устройствами. Формула изобретени Устройство дл тестовой 1фоверки. узлов контрол каналов ввода-вывода, содержащее счетчик, блок формировани тестовых воздействий, блок индикации. блек сравнени и регистр адреса, причем Х тансФочный вход устройства вл етс установочным входом счетчвйса, выходы котфого соединены с входами блока фор- мировани тестовых, воздейст вий, информааионные входы устройства соединены со входами блока индикации и первой группой входов блока сравнени , втора группа входов которого соединена с группой выходов регистра адреса, о. т ли ч а ю щ е е с тем, что, с целью повышени дост(жерности контрол , устройство содержит первый и второй ффмирователи импульсов , первый , второй и третай триггеры, первый и втфой коммутаторы, переключатель , элемент задержки, элементы И, И- ИЛИ, ИЛИ-НЕ, И-НЕ и И-ИЛИ-НЕ, причем первый управл ющий выход Кштроли- руемого канала соединен с первым входом элемента И-НЕ и со входом формировател импульсов, выход которого соединен с единичным входом первого триггера, выход блока сравнени соединен со вторым входом элемента И-НЕ, выход которого соединен с единичным входом второго триггера, второй управл ющий выход контролируемого канала соединен со счетным входом счетчика, с третьим входом элемента И-НЕ и с нулевым входом второго триггера, нулевой выход котфого соединен с первыми входами элементов И-ИЛИ-НЕ, ИЛИ-НЕ и И, третий управл5пощий выход контролируемого канала соединив с четвертым входом элемента И-НЕ и со вторым входом элемента И , выход которого вл етс управл ющим входом контролируемого канала, четвертый управл юишй выход контролируемого канала соединен с п тым входом элеме1йа И-НЕ, п тый управл ющий выход контролируемого канала соединен с первым входом элемента И- ИЛИ, со входом второго формировател импульct , со вторым входом элемента И-ИЛИ-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792818187A SU922752A1 (ru) | 1979-09-17 | 1979-09-17 | Устройство дл тестовой проверки узлов контрол каналов ввода-вывода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792818187A SU922752A1 (ru) | 1979-09-17 | 1979-09-17 | Устройство дл тестовой проверки узлов контрол каналов ввода-вывода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU922752A1 true SU922752A1 (ru) | 1982-04-23 |
Family
ID=20849977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792818187A SU922752A1 (ru) | 1979-09-17 | 1979-09-17 | Устройство дл тестовой проверки узлов контрол каналов ввода-вывода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU922752A1 (ru) |
-
1979
- 1979-09-17 SU SU792818187A patent/SU922752A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1515163A (en) | Computer interface system with fault detection | |
SU922752A1 (ru) | Устройство дл тестовой проверки узлов контрол каналов ввода-вывода | |
US3573445A (en) | Device for programmed check of digital computers | |
SU662928A1 (ru) | Устройство дл сопр жени каналов св зи с цифровой вычислительной машиной | |
SU1539783A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
US4327409A (en) | Control system for input/output apparatus | |
SU1734251A1 (ru) | Двухканальна резервированна вычислительна система | |
SU1571602A2 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
SU1619279A1 (ru) | Устройство дл имитации неисправностей | |
SU1121667A1 (ru) | Устройство сопр жени | |
SU1474665A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1527637A1 (ru) | Устройство дл контрол счетных программ | |
SU1691842A1 (ru) | Устройство тестового контрол | |
SU881678A1 (ru) | Устройство дл контрол терминалов | |
SU1062710A1 (ru) | Устройство дл контрол внешних абонентов вычислительных комплексов | |
SU556442A1 (ru) | Устройство дл контрол мультиплексного канала | |
SU1425682A1 (ru) | Устройство дл тестового контрол цифровых узлов | |
SU1023398A1 (ru) | Устройство дл контрол блоков пам ти | |
SU742940A1 (ru) | Мажоритарно-резервированное устройство | |
SU1437923A1 (ru) | Буферное запоминающее устройство | |
SU1043668A1 (ru) | Устройство дл контрол счетчиков импульсов | |
SU1203540A1 (ru) | Устройство дл проверки электрического монтажа | |
SU1443166A1 (ru) | Счетный элемент с контролем | |
SU1151968A1 (ru) | Устройство дл фиксации сбоев |