SU556442A1 - Устройство дл контрол мультиплексного канала - Google Patents

Устройство дл контрол мультиплексного канала

Info

Publication number
SU556442A1
SU556442A1 SU2134789A SU2134789A SU556442A1 SU 556442 A1 SU556442 A1 SU 556442A1 SU 2134789 A SU2134789 A SU 2134789A SU 2134789 A SU2134789 A SU 2134789A SU 556442 A1 SU556442 A1 SU 556442A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
multiplex channel
counter
control
inputs
Prior art date
Application number
SU2134789A
Other languages
English (en)
Inventor
Владимир Сергеевич Федянин
Александр Яковлевич Ковалев
Татьяна Алексеевна Кулапина
Геннадий Владимирович Гайченко
Original Assignee
Предприятие П/Я Г-4812
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4812 filed Critical Предприятие П/Я Г-4812
Priority to SU2134789A priority Critical patent/SU556442A1/ru
Application granted granted Critical
Publication of SU556442A1 publication Critical patent/SU556442A1/ru

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

1
Изобретение относитс  к вычислительной технике и касаетс  аппаратного контрол  устройств вычислительной техники.
Известно устройство дл  контрол  последовательности выполнени  микрокоманд в микропрограммном процессоре, в котором правильность пор дка выполнени  микрокоманд обеспечиваетс  сравнением содержимого регистра микрокоманды и регистра кода операции 1.
Однако это устройство невозможно использовать дл  контрол  блоков мультиплексного канала.
Известно также наиболее близкое по техническому решению к изобретению устройство дл  контрол  мультиплексного, канала, содержап,ее блок пам ти, регистр кода данных , счетчик данных и блок управлени , причем первые вход и выход блока пам ти  вл ютс  входами устройства, два других входа и выхода блока пам ти соединены соответственно с первыми выходами и входами регистра кода данных и счетчика данных 2.
В известном устройстве контроль блоков мультиплексного канала осуществл етс  с помощью контрол  на четность.
Недостатком этого устройства  вл етс  то, что примененный метод контрол  может внести существенную избыточность и не обеспечивает полного контрол  блоков мультиплексного канала.
Цель изобретени  - повышение падел ности устройства.
Это достигаетс  тем, что в устройство введены схема сравнени , два элемента И и триггер, причем выходы блока управлени  соединены соответственно с первыми входами двух элементов И и с входами триггера,
выход которого подключен к вторым входам двух элементов И, выход первого элемента И св зан с вторым входом счетчика данных, выходы регистра кода данных и счетчика данных - с входами схемы сравнени , выход
которой соединен с третьим входом второго элемента И, выход второго элемента И  вл етс  выходом устройства.
На чертеже представлена структурна  схема устройства дл  контрол  мультиплексного канала и блоки мультиплексного канала.
Устройство содержит регистр 1 номера активного подканала, регистр 2 команды ввода - вывода, блок 3 управлени , блок 4 пам ти , регистр 5 кода операции, регистр 6 кода данных, счетчик 7 данных, регистр 8 адреса управл ющего слова, регистр 9 св зи с интерфейсом, блок 10 пам ти подканалов, счетчик 11 байтов, триггер 12, схему 13 сравнени , элементы И 14 и 15.
Блоки 1 - И образуют мультиплексный канал , причем дл  контрол  мультиплексного канала могут быть использованы следующие блоки мультиплексного канала: блок 4 пам ти , регистр 6 кода данных и счетчик 7 данных .
Работает устройство следующим образом.
Каждому периферийному устройству при приеме от него или при передаче на него сообщений выдел етс  зона блока пам ти, часть которой выполн ет функции пам ти подканала дл  хранени  текущих параметров операций ввода-вывода (показани  регистра 8 адреса управл ющего слова, регистра 5 кода операций, регистра 6 кода данных, счетчика 7 данных), соответствующих последнему сеансу св зи дл  данного подканала. Если в пам ти подканала хран тс  значени  блоков 8, 5, 6 и 7 (адреса  чеек пам ти 00...000, 00...001, 00...010, 00...011), то информаци  записываетс  (считываетс ) с п той  чейки (адрес 00.100). При такой организации приема (передачи) сообщений разница в показани х регистра 6 и счетчика 7 посто нна в течение приема или- передачи сообщени  (в данном конкретном:случае равна 3). При поступлении на триггер 12 сигнала «конец ввода (вывода), триггер переключаетс  и разрешает прохождение сигналов с соответствующего выхода блока 3 управлени  через элементы И 14 и 15. Через элемент И 14 на счетный вход счетчика 7 начинают поступать импульсы счета. Количество этих импульсов равно разности показаний регистра 6 и счетчика 7 (в данном случае 3). В результате такой операции показани  регистра 6 и счетчика 7 выравниваютс  при правильной работе последних.
Сигналы с информационных выходов регистра 6 и счетчика 7 поступают на входы схемы 13 сравнени . При правильной работе регистра 6 и счетчика 7 после выравнивани  их показаний сигнал с выхода схемы сравнени  отсутствует и импульс опробывани  с блока 3 управлени  через элемент И 15 не проходит. В случае ощибки в работе регистра 6 и счетчика 7 сравнени  их кодов не происходит , сигнал опробывани  с блока управлени  проходит через элемент И 15, в результате чего на его выходе по вл етс  сигнал «ошибка. Следующим сигналом с блока 3 управлени  после сигнала опробывани  триггер 12 переключаетс  в первоначальное состо ние , и мультиплексный канал переходит к обслуживанию очередного направлени . Преимуществом предлагаемого устройства
 вл етс  то, что контроль мультиплексного канала происходит каждый раз, когда какойлибо подканал мультиплексного канала заканчивает прием (передачу) сообщени  от внешнего устройства, что повышает эффективность контрол .

Claims (2)

1. Авт. св. № 512471, G 06F 9/16, 1974.
2. Каган Б. М., Каневский М. Н. Цифровые вычислительные машины и системы. М., Энерги , 1974, с. 509-513.
SU2134789A 1975-05-12 1975-05-12 Устройство дл контрол мультиплексного канала SU556442A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2134789A SU556442A1 (ru) 1975-05-12 1975-05-12 Устройство дл контрол мультиплексного канала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2134789A SU556442A1 (ru) 1975-05-12 1975-05-12 Устройство дл контрол мультиплексного канала

Publications (1)

Publication Number Publication Date
SU556442A1 true SU556442A1 (ru) 1977-04-30

Family

ID=20619605

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2134789A SU556442A1 (ru) 1975-05-12 1975-05-12 Устройство дл контрол мультиплексного канала

Country Status (1)

Country Link
SU (1) SU556442A1 (ru)

Similar Documents

Publication Publication Date Title
ES422491A1 (es) Un sistema de proceso de datos.
US4011542A (en) Redundant data transmission system
SU556442A1 (ru) Устройство дл контрол мультиплексного канала
US4307462A (en) Synchronous demultiplexer with elastic dual-memory bit store for TDM/PCM telecommunication system
GB2080076A (en) Improvements in or relating to timing circuits for pcm reception
US3710326A (en) Preferential offering signal processing system
SU1287185A1 (ru) Устройство дл дистанционного управлени
SU1080132A1 (ru) Устройство дл ввода информации
SU496550A1 (ru) Устройство многоканального ввода
SU561965A1 (ru) Устройство дл обнаружени неисправностей цифровых систем
SU556494A1 (ru) Запоминающее устройство
SU1541677A1 (ru) Устройство дл коррекции ошибок
SU687446A1 (ru) Устройство дл сопр жени электронной вычислительной машины с каналами св зи
SU763898A1 (ru) Микропрограммное устройство управлени
SU517019A1 (ru) Селекторный канал
SU1372366A1 (ru) Устройство дл обнаружени и коррекции ошибок
SU1312591A1 (ru) Устройство дл сопр жени ЭВМ с внешним устройством
SU662928A1 (ru) Устройство дл сопр жени каналов св зи с цифровой вычислительной машиной
SU1166126A2 (ru) Устройство дл сопр жени
SU783782A2 (ru) Устройство дл обмена информацией управл ющей вычислительной машины с объектами управлени
SU781873A2 (ru) Устройство дл регистрации и передачи информации
SU1522269A2 (ru) Устройство дл контрол систем передачи сигналов
SU922752A1 (ru) Устройство дл тестовой проверки узлов контрол каналов ввода-вывода
SU809399A1 (ru) Устройство дл контрол блоковпОСТО ННОй пАМ Ти
SU1083387A1 (ru) Декодер циклического кода с исправлением ошибок и стираний