2 РУ Изобретение о тйоситс к радиотех нике и может использоватьс в аппар туре передачи данных по каналу с по хами. Известен декодер циклического кода с исправлением стираний, содержащий регистры, информационными и стираний с цеп ми об ратной св зи, блок кодировани -корректйрующегокрд сумматор, по модулю 2, элементы Запрет, рекуррентный датчик и выходной регистр сдвига, подключенный к одному из входов элемента И, к BTQpofty входу которого и к входу датчика разрешающего импульса подключен триггер, кроме того, между входами информационного регистра и блока кодировани коррекТирукицего кода и входами сумматора по модулю 2 включены элементы Запрет, а между вйходами сумматора по модул 2 и входом триггера включены последовательно соединенный дополнитепьн триггер и элемент И, причем к вторы входам элементов Запрет подключен регистр стираний, а к выходам блока кодировани корректирующего кода и выходного регистра сдвига подключ , рекуррентный датчик через дополните ный регистр сдвига 1 3Недостатком данного устройства вл етс сложность регистров, кодирующего блока и рекуррентного датчика, вход щих в состав устт ройства. Наиболее близким к предлагаемому вл етс декодер дл циклического кода с исправлением ошибок и стираНИИ , содержащий блок разделени комбинаций, первый выход которого подключен к входу регистра сдвига, а также мажоритарные блоки, кольцевой регистр сдвига, элементы НЕ, выходы разр дов регистра сдвига, соответствующие нулевым позици м опорньк комбинаций кодовых колец, соединены с первыми входами первых элементов И, а выходы разр дов регистра сдвига, соответствующих единичным позици м опорных комбинаций , соединены с первыми входами первых элементов И через элементы Н выходы разр дов кольцевого регист; ра; сдвига соединены с вторыми входами первых элементов И, выходы первьк элементов И соединены с входами пороговых элементов 23 Недостатком известного устройства вл етс сложность реализации кольцевых регистров сдвига. Цель изобретени - упрощение feeкодера путем исключени кольцевьк регистров сдвига. Дл достижени поставленной цели в декодер циклического кода с исправлением ошибок и стираний, содержащий блок разделени комбинаций, первый выход которого подключен к входу регистра сдвига, а также мажоритарные блоки, введены генератор контрольных проверок Стирание, генератор контрольных проверок Ошибка , Сумматор по модулю два и решающий блок, при этом первый и второй выходы блока разделени комбинаций подключены соответственно к входам генератора контрольных проверок Ош1Йбка и генератора контрольных проверок Стирание, выходы разр дов которых подключены к соответствующим входам решающего блока, выхода которого через первый мажоритарный блок подключены к одному из входов сумматора по модулю два, к ДРУ7 гому входу которого подключен выход регистра сдвига, причем выходы разр дов генератора контрольных проверок Стирание через вТорой мажоритарный блок подключены к управл ющему входу решакш его блока. Йа фиг.1 представлена электрическа схема декодера циклического кода с исправлением ошибок и стираний на фиг.2 - вариант реализации генератора контрольных проверок. Декодер циклического кода содержит регистр 1 сдвига, блок 2 разделени комбинаций, генератор 3 контрольных проверок Ошибка, генератор 4 контрольных проверок Стирание, первый и второй мажоритарные блоки 5 и -6, решающий блок 7 и сумматор 8 по модулю два. Генераторы 3 и 4 контрольных проверок Ошибка и Стирание дл циклического (7,4) с порождающим полиномом 1- состо т из регистра 9 сдвига, число разр дов которого определ етс количеством проверочных разр дов и сумматоров lOj по модулю два. Декодер работает следующим образом . Информационна последовательность, закодированна в циклическом коде, поступает на вход блока 2 разделени комбинаций. Работу, декодера разбита на два цикла.В первом цикле происходит запись информации, на втором ее декодирование. При помощи решающего блока 7 осуществл етс разделе ние приход щей из линии св зи комби нации на две: комбинацию символов 1 и комбинацию ошибок стираний. Решающий блок 7 реализован на двух пороговых элементах. Прин та после довательность записьгоаетс в регист 1 сдвига, в генератор 3 контрольных проверок Ошибка и в генератор 4 контрольных проверок Стирание , причем в регистр 1 сдвига и в генератор 3 контрольных проверок Ошибк записываетс комбинаци , у которой стертые позиции заменены нул ми, а в генератор 4 контрольных проверо Стирание записываетс последовательность , у которой единицы сто т на стертых позици х. После приема информации осуществл етс ее декоди рование . С соответствующих выходов генератора 4 контрольных проверок Стирание комбинаци поступает на вход второго мажоритарного блока 6 и на входы решающего блока 7. Второй мажоритарный блок 6 выдает единицу на такте, соответствующем стертой позиции. Порог срабатьгоани второго мажоритарного блока 6 определ етс исход из корректирующей способности кода по формуле n , (1) число контрольных провегде 3 рок кода-, число ошибок. О - максимальное число проверо нарушаемых ошибками кратности 5-1. Решающий блок 7 работает следующим образом. . Сигналом управлени , определ ющим режимы работы решающего блока 7, вл етс сигнал, поступающий на его управл ющий вход с выхода второ мажоритарного блока 6. Если второй мажоритарный блок 6 выдает на выход 1, то это означает, что на данной позиции символ кодового елова стерт и требуетс его коррекци . В этом режиме решающий блок 7 запрещает подключение контрольных проверок от генератора 4 контрольных проверок Стирание к первому мажоритарному блоку 5 и разрешает подключение контрольных проверок от генератора 3 контрольных проверок Ошибка к первому мажоритарному блоку 5, по которым определ етс значение стертого блока. Если.второй мажоритарный блок 6 вьщает на выход О, то это означает, что на данной позиции стирание символа не произошло, и решающий блок 7 осуществл ет операцию логического умножени разр дов контрольных проверок генератора 4 контрольных проверок Стирание с соответствующими инверсными разр дами г енератора 3 контрольных проверок Ошибка и подает результат логического умножени к входам первого мажоритарного блока 5. По вление единицы на вькоде первого мажоритарного.блока 5. определ ет наличие ошибки на данном такте. Порог срабатывани перво-го мажоритарного блока 5 определ етс по формуле n«3-j -e , (2) где 2 -максимальное число проверок, в ; которые вход т стёртые символы. .Затем кодова комбинаци , за- писанна в регистре 1 сдвига, складываетс по модулю два в сумматоре 8 по модулю два с кодовой последовательностью , поступающей с выхода первого мажоритарного блока. Рассмотрим процесс декодировани прин той ошибочной комбинации на примере. Допустим, что передаетс комбинздн ...0011101 (порождающий полином 1,). Дл данного порождающего полинома используетс , например, .генератор 3 (4) контрольных проверок, представленный на фиг.2. В процессе передачи кодовой последовательности по каналу с помехами происходит ее искажение. Допустим , первый символ трансформируетс из О в 1, а третий символ стираетс . В этом случае на вход декодера поступает следующа информационна последовательность 1001101. Тогда на вход генератора 3 контрольных проверок Ошибка, на вход регистра 1 сдвига поступает комбинаци 1001101, а на вход генератора 4 контрольных проверок Стирание - 0010000.. Исход из формул (1) и (2) выбираетс порог срабатывани первого и второго мажоритарных блоков 5 и 6 В данном случае порог срабатывани первого мажоритарного блока равен 2, а второго 3, т.е. первый мажоритар$1083387
ный блок 5 выдаес на выходе единичный; а второй мажоритарный блок-6 - при сигнал, если на его входах будут трех единицах. Процесс декодировани присутствовать две и более единиц, представлен в виде таблицы.
Из таблищ) видно, как определ е с вектор ошибок трансформаций и стираний. Первый мажоритарный блок 5 срабатывает от двух единиц, пост пающих с генератора 3 контрольных проверок Ошибка на 7-sJM такте, тем самым указыва , что на первой позиции присутствует ошибка трансф мации. Второй мажоритарный блок 6 срабатывает от трех единиц, поступающих с генератора 4 контрольных проверок Стирание на 9-.м такте тем самым указыва , что на 3-й позиции присутствует ошибка Стирание , а ее значение определ етс по состо нию генератора 3 контроль ных проверок Ошибка. В данном случае на третьей позиции происходит стирание 1. Полученный вектор ошибок складываетс по модулю два при помощи сумматора 8 по модулю два с записанной в регистр 1 сдвига кодовой последовательностью . 1001101 +1010000 0011101, На выходе сумматора 8 по модулю два комбинаци полностью соответствует передаваемой. Таким образом, декодер осуществл ет коррекцию одиночной ошибки трансформации и одиночной ошибки стирани . Включение в схему декодера циклического кода с исправлением ошибок и стираний двух генераторов проверок , сумматора по 1 одулю два, ретающего блока с соответствующими св з ми позвол ет исключить из схемы регистр сдвига на п чеек, регистр опорного сигнала на п чеек и уменьшить количество схем НЕ и И. Дл реализации предлагаемого Д1еко дера необходимо иметь один регистр 878 сдвига на t. чеек,, два генератора контрольных проверок на tc чеек, т.е. 21 чеек пам ти и 23 схим совпадени , где k - число проверочных разр дов в информационной nocjlie довательности; J - число контрольных проверок.