SU786030A1 - Устройство дл исправлени стираний - Google Patents

Устройство дл исправлени стираний Download PDF

Info

Publication number
SU786030A1
SU786030A1 SU782605421A SU2605421A SU786030A1 SU 786030 A1 SU786030 A1 SU 786030A1 SU 782605421 A SU782605421 A SU 782605421A SU 2605421 A SU2605421 A SU 2605421A SU 786030 A1 SU786030 A1 SU 786030A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
inputs
generator
logic circuit
branches
Prior art date
Application number
SU782605421A
Other languages
English (en)
Inventor
Эдуард Александрович Бесперстов
Original Assignee
Ленинградский Электротехнический Институт Связи Им.Проф.М.А. Бонч-Бруевича
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Электротехнический Институт Связи Им.Проф.М.А. Бонч-Бруевича filed Critical Ленинградский Электротехнический Институт Связи Им.Проф.М.А. Бонч-Бруевича
Priority to SU782605421A priority Critical patent/SU786030A1/ru
Application granted granted Critical
Publication of SU786030A1 publication Critical patent/SU786030A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

1
;зобретение относитс  к радиотех .нике и может быть использовано в аппаратуре передачи данных.
Известно устройство дл  исправлени  стираний, содержащее буферный регистр, вычислитель синдромов -и распределитель 1 .
Однако достоверность работы такого устройства недостаточна.
Цель изобретени  - повышение достоверностк .
71п  SToro в устройство дл  исправденц  стираний, содержащее буферный регистр, вычислитель синдромов и распределитель , введены счетчик сткра НИИ, комбинационна  логическа  схема .и генератор испытательных сигналов. При этом (d - 1) выходов счетчики стираний (где d l,2,...,d) подключены к (d - I) соответству10 цим входам комбинационной логической схемы, к п входам которой (где п 1,2,..., п) подключены п выходов распр«эделител , а (d - I) выходов генератора испытательных сигналов подключены к (d -.1) соответствующим входам комбинационной логической схемы, п вы ходов которой через буферный регистр подключены к п соответствующим входам вычислител  синдромов, выход которого подключен ко входу генератора испытательных сигналов.Комбинационна  логическа  схема содержит п цепей управлени , кажда  из которых 5 состоит КЗ одной ветви, содержаии.ей последовательно соединенные первый элемент К, триггер и второй элемент И, а кажда  из (d - 1) цепей управлени  состоит из объединенных по JO входу п ветвей, кажда  из которыхсостоит иэ последовательно соединенных первого элемента И, триггера и второго элемента И, Выходы вторых элементов И всех ветвей подключены 15 к соответствукадим входам элемента ИЛИ. Цепи управлени  от (d - 1)-до п выполнены идентично (d - 1) цвпк управлени .
Ка фиг. 1 приведена структурна  20 эх1ектрическа  схема предложенного устройства; на фиг. 2 - структурна  электрическа  схема комбинационной . логической схему.
Устройство дл  исправлени  стираний содержит буферный регистр I, счетчик 2 стираний, генератор 3 испытательных сигналов, распределитель 4, вычислитель 5 синдромов и комбинационную логическую схему 6, срсто 30 щук из п цепей управлени , содержащих
первый и второй элементы И 7 и 8, триггеры 9 и элементы ИЛИ 10.;
Устройство дл  исправлени  стираний работает следующим образом.
Кодова  комбинаци  поступает в регистр 1 и вычислитель 5. Одновременно с выдачей очередного символа коWэвoй комбинации на счетчик 2 поступает сигнал стирани , если в отношении этого символа в демодул торе (на фиг. 1 не показан) не прин то определенного решени . Со счетчика 2 в комбинационную логическую схему б поступает сигнал, соответствующий номеру (по пор дку поступлени ) соответствующего стирани . По этому сигналу и соответствуюи.ему сигналу с распределител  4 в схеме 6 запоминаетс  номер стертого разр дка кодовой комбинации. Кроме того, схема 6 подключает ко входам разр дов регистра 1, соответствующим стертым символам, вьжоды разр дов генератора 3. Причем к одному разр ду регистра 1 подключаетс  выход одного разр да генератора 3.
После записи в регистр 1 всей прин той кодовой комбинации начинает работать генератор 3. И, таким образом , вместо стертых символов в регистр 1 будут записыватьс  испытательные комбинации.После записи очередной испытательной комбинации в Е егистр 1 вычислитель 5 вычисл ет синдром записанной в регистре 1 комбинации . Как только вычислитель 5 вычислит нулевой синдром, он сигналом со своего выхода останавливает работу генератора 3.
Записанна  в буферный регистр 1 .tl-разр дна  комбинаци , имеюща  нулевой синдром, считаетс  прин той кодовой комбинацией и выдаетс  получателю .
Схема б состоит из цепей управлени , кажда  из которых включена на вход своего разр да регистра 1. Перва  цепь управлени  состоит из одной ветви,содержащей первый и второй элементы И 7|| и 8 и треггер 9, так как, если этот символ стерт, то он может быть только первым по пор дку. Втора  цепь управлени  состоит кз двух ветвей, объединенных элементом ИЛИ 10п, так как второй символ комбинациц может быть или первым или вто .рым по пор дку стертым символом. И тай далее до ()-on цепи управле и , котора  состоит из fc|-l) ветви. Начина  с Й-1)-ой цепи управлени  все цепи управлени  состо т изс1-1 ветви, объединенных элементом ИЛИ 10, причем все ветви подобны первой цепи управлени .
Со счетчика 2 на схему б на первые входы первых элементов И 7 , ,...., ,l, 7r,-i поступает сигнал , соответствующий первому по пор дку стиранию. На второй их вход
поступает сигнал с соответствуюи.его разр да распределител  4. На первый вход первых элементов И , ..., 7d-l| . . . , rt,i поступает со счетчика 2 сигнал, соответствующий втог рому стиранию. Ка вторые их входы поступает сигнал с соответствуюш.их разр дов распределител  4 и так дале На первые элементы К 7d(-l,ot-d ,..., ° счетчика 2 поступает сиг .нал, соответствующий (d - 1)-му стиранию . На вторые их входы поступает сигнал с соответствующих разр дов распределител  4.
При совпадении сигнала со счетчика 2 , соответствующего первому стиранию , и сигнала с одного из разр дов распределител  4 срабатывает триггер 9 в первой ветви соответствующей цепи управлени  и, таким образом , запоминаетс  номер первого стертого символа в кодовой комбинации . При совпадении сигнала со счетчика 2, соответствующего второму стиранию, и сигнала с одного из разр дов распределител  4 срабатывает триггер 1 во второй ветви соответствующей цепи управлени . Причем в одной цепи управлени  никогда не сработают триггеры в двух или больше ветв х, и т.д. до тех пор,пока в схеме б не запомнитс  номер 0-1)-го стертого символа.
Сигналы с выходов сработавших триггеров 9 поступают на первые входы соответствующих вторых элементов И 8 , 8 , I 8о1- 1,1 , . . . , 8n,d-i. На вторые их входы поступают соответствующие разр ды испытательной комбинации с генератора 3.
Через соответствующие элементы ИЛИ 10п-10,в первой цепи управлени  непосредственно -с выхода второго элемента И BI , сигналы .с выходов разр дов испытательной комбинации поступают на входы разр дов регистра 1, соответствующиг1 стертым символом.

Claims (2)

1. Устройство дл  исправлени  стираний , содержащее буферный регистр,
вычислитель синдромов и распределитель , отличающеес  тем, что, с целью повышени  достоверности , введены счетчик стираний, комбинационна  логическа  схема и генератор испытательных сигналов, при этом (d-1) выходов (где d - 1,2,..., d) счетчики с.тираний подключены к (d-1) соответствующим входам комбинационной логической схемы, к и входам (где И- 1,2,...,п) которойподключены и выходов распределител , а
(с1-1 ) выходов генератора испытательных сигналов подключены к (d-1) соответствующим входам комбинационной логической схемы, ц выходов которой
через буферный регистр подключены к
п соответствуквдии входам вычислител  синдромов, выход которого подключен ко входу генератора испытательных сигналов. .
2. Устройство по П. ,1, о т л и чающеес  тем, что, комбинационна  логическа  схема содержит h цепей управлени , какда  из которых состоит из одной ветви, содержащей последовательно соединенные первый элемент И, триггер и второй элемент И, а кажда  из (а-1) цепей управлени  состоит из объединенных по входу п ветвей f кажда  из которых
состоит из последовательно соединенных первого элемента И, триггера и второго элемента И, при этом выходы вторых элементов И всех ветвей подключены к соответствующим входам элемента ИЛИ, причем цепи управлени  от (C-l). до fi выполнены идентично й-1) цепи управлени .
Источники информации, прин тые во внимание приiэкспертизе
to 1. Берлекэмп. Алгебраическа  теори  кодировани . М., Мир, 1971, с. 145-147 (прототип).
SU782605421A 1978-04-18 1978-04-18 Устройство дл исправлени стираний SU786030A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782605421A SU786030A1 (ru) 1978-04-18 1978-04-18 Устройство дл исправлени стираний

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782605421A SU786030A1 (ru) 1978-04-18 1978-04-18 Устройство дл исправлени стираний

Publications (1)

Publication Number Publication Date
SU786030A1 true SU786030A1 (ru) 1980-12-07

Family

ID=20760130

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782605421A SU786030A1 (ru) 1978-04-18 1978-04-18 Устройство дл исправлени стираний

Country Status (1)

Country Link
SU (1) SU786030A1 (ru)

Similar Documents

Publication Publication Date Title
SU786030A1 (ru) Устройство дл исправлени стираний
SU1117848A1 (ru) Дешифратор двоичного циклического кода
SU1116544A1 (ru) Устройство дл определени многочлена локаторов стираний при декодировании недвоичных блоковых кодов
SU1083387A1 (ru) Декодер циклического кода с исправлением ошибок и стираний
SU767765A2 (ru) Асинхронное устройство дл определени четности информации
SU1376246A1 (ru) Устройство дл исправлени стираний
SU1005059A1 (ru) Мажоритарное декодирующее устройство
SU873436A1 (ru) Устройство дл приема трехкратно повтор емых команд управлени
SU623258A1 (ru) Устройство мажоритарного декодировани
SU1080132A1 (ru) Устройство дл ввода информации
SU1587644A1 (ru) Устройство дл декодировани двоичных блочных кодов, согласованных с многопозиционными сигналами
SU1088118A1 (ru) Устройство дл декодировани циклических линейных кодов
SU940299A1 (ru) Устройство дл декодировани двоичных кодов Хемминга
SU930666A2 (ru) Устройство дл декодировани циклических линейных кодов
RU2023348C1 (ru) Устройство для исправления ошибок при многократном повторении сообщений
SU840880A1 (ru) Устройство дл приведени р-кодов фибоначчиК МиНиМАльНОй фОРМЕ
SU907846A1 (ru) Декодирующее устройство
SU1103239A1 (ru) Устройство дл контрол параллельного кода на четность
SU1647916A2 (ru) Устройство дл исправлени стираний
SU794756A1 (ru) Устройство дл исправлени пакетовОшибОК
SU690646A1 (ru) Устройство дл передачи и приема дискретной информации
SU1640814A1 (ru) Устройство дл обнаружени и исправлени ошибок
SU964651A2 (ru) Имитатор дискретного канала св зи
SU388259A1 (ru) Устройство для определения старшинства выполняемых операций в вычислительных
SU1091211A1 (ru) Устройство дл обнаружени ошибок при передаче кодов