SU1647916A2 - Устройство дл исправлени стираний - Google Patents

Устройство дл исправлени стираний Download PDF

Info

Publication number
SU1647916A2
SU1647916A2 SU894651415A SU4651415A SU1647916A2 SU 1647916 A2 SU1647916 A2 SU 1647916A2 SU 894651415 A SU894651415 A SU 894651415A SU 4651415 A SU4651415 A SU 4651415A SU 1647916 A2 SU1647916 A2 SU 1647916A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
block
outputs
output
elements
Prior art date
Application number
SU894651415A
Other languages
English (en)
Inventor
Виктор Анатольевич Николаев
Евгений Вячеславович Родионов
Original Assignee
Войсковая Часть 32103
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 32103 filed Critical Войсковая Часть 32103
Priority to SU894651415A priority Critical patent/SU1647916A2/ru
Application granted granted Critical
Publication of SU1647916A2 publication Critical patent/SU1647916A2/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Изобретение относитс  к технике св зи и вычислительной технике и  вл етс  усовершенствованием изобретени  по авторскому свидетельству № 786030. Использование изобретени  позвол ет повысить быстродействие . Устройство содержит буферный регистр 1. счетчик 2 стираний, генератор 3 испытательных сигналов, распределитель 4. вычислитель 5 синдромов и комбинационную логическую схему 6. Благодар  введению блока 7 прерываний, который контролирует момент, когда число оставшихс  еще не прин тыми символов кодовой комбинации дополн ет количество стираний до d-1 (d - кодовое рассто ние декодируемого кода), решение о приеме переданной комбинации или о ее переспросе при наличии S стираний принимаетс  на d-(S+1) тактов раньше, чем в прототипе. 1 з.п, ф-лы, 2 ил.

Description

«Н
%-/
Фиг.1
о
Јь VI |Ю
i
N
Изобретение относитс  к технике св зи и вычислительной технике, может быть использовано в системах передачи информации и  вл етс  усовершенствованием устройства по авт.св. Ne 786030.
Цель изобретени  - повышение быстродействи .
На фиг.1 изображена блок-схема устройства; на фиг.2 - схема блока прерывани .
Устройство содержит буферный регистр 1, счетчик 2 стираний, генератор 3 испытательных сигналов, распределитель 4, вычислитель 5 синдрома, комбинационную логическую схему 6, блок 7 прерывани , информационный вход 8 и вход 9 стираний.
Блок 7 прерывани  (фиг.2) выполнен на элементах И 10 и на элементах ИЛИ 11 и содержит первую и вторую группы 12 и 13 входов и выходы 14 блока.
Четвертые входы комбинационной логической схемы 6 представл ют собой вторые S-входы ее RS-триггероа с номерами n-d+2,1. n-d+3,2,...,n,d-1 (d - кодовое рассто ние декодируемого кода).
На фиг.1 у счетчика 2 и распределител  4 изображены по две группы выходов дл  удобства по снений.
Устройство дл  исправлени  стираний работает следующим образом.
Символы принимаемой с входа 8 кодовой комбинации по сигналам с выходов рас- пределител  4 поступают в соответствующие разр ды регистра 1 и вычислител  5. Одновременно с выдачей очередного символа кодовой комбинации на счетчик 2 стираний с входа 9 поступает сигнал стирани .если в отношении этого символа в демодул торе (не показан) не прин то определенного решени , Со счетчика 2 в комбинационную логическую схему
6поступает сигнал, соответствующий номеру (по пор дку поступлени ) соответствующего стирани . По этому сигналу и соответствующему сигналу с выходов распределител  4 в схеме б запоминаетс  номер стертого разр да кодовой комбинации. Начина  с (n-d-M)-to такта приема блок 7 прерывани  по сигналам с соответствующих выходов счетчика 2 и распределител  4 отслеживает соотношение между набранным количеством стираний и количеством еще не поступивших в регистр 1 симоолов и фиксирует момент, когда число оставшихс  символов кодовой комбинации дополн ет количество стираний до величины (d-1). В этом случае оставшиес  не прин тыми символы кодовой комбинации будут отнесены к стертым и по сигналам с выходов 14 блока
7их номера также запоминаютс  в схеме 6.
Схема 6 подключает к входам разр дов регистра 1. соответствующим стертым (и отнесенным к стертым) символам, выходы разр дов генератора 3, причем к одному
разр ду регистра 1 подключаетс  выход одного разр да генератора 3. Генератор 3 начинает работать по сигналу с выхода 14d-1 блока 7, если счетчик 2 зафиксировал менее d-1 стираний или после записи в регистр 1
0 всей комбинации, имеющей d-1 стертых символов.
Таким образом, вместо d-1 стертых и еще не прин тых символов в регистр 1 будут записыватьс  испытательные комбинации.
5 После записи очередной испытательной комбинации в регистр 1 вычислитель 5 вычисл ет синдром записанной в регистре 1 комбинации. Как только вычислитель 5 вычислит нулевой синдром, он сигналом со
0 своего выхода останавливает работу генератора 3.
Записанна  в буферный регистр 1 п- разр дна  комбинаци , имеюща  нулевой синдром, считаетс  прин той кодовой ком5 бинацией и выдаетс  получателю. После поступлени  п-го такта приема распределитель 4, регистр 1, счетчик 2, вычислитель 5 и схема 6 привод тс  в исходное состо ние.
0Блок 7 прерывани  (фиг.2) формирует
сигналы на выходах 14.1. 14.2,... при совпадении сигналов О на входах 12i и 13i (последний подключен к (n-d+1)-My выходу распределител  4), так как оставшиес  не
5 прин тыми d-1 символов могут быть отнесены к стертым; формирует сигналы на выходах 142,143,...14d:i при совпадении сигналов 1 на входах 12а и 132 (последний подключен к (n-d+2)-My выходу распредели0 тел  4), так как оставшиес  d-2 символов могут быть отнесены к стертым, и т.д.; формирует сигнал на выходе 14d-i при совпадении сигналов на входе 12d-i (подключенном к входу (d-1)-ro разр да счетчика 2) и входе
5 13d-i (подключенном к (п-1)-му выходу распределител  4), так как лишь n-й символ может быть отнесен к стертым. Сигнал на последнем выходе 14d-i блока 7 прерывани  вырабатываетс  при любом из перечислен0 ных условий.
Таким образом, предлагаемое устройство в сравнении с известным обладает более высоким быстродействием, так как решение о переданной комбинации коррек5 тирующего (п.М)-кода при наличии стираний принимаетс  на d-(S+1) тактов раньше. При использовании устройства дл  исправлени  стираний в системе передачи данных с решающей обратной св зью с подтверждением , в канале со средним количеством стираний, приход щихс  на одну кодовую комбинацию , пропускна  способность возрастает более, чем n/(n-d+S+1) раз, а при отсутствии стираний - a n/(n-d+1) раз.

Claims (2)

1.Устройство дл  исправлени  стираний по авт.св. № 786030, отличающеес  тем. что, с целью повышени  быстродействи , в устройство введен блок прерывани , первый - (d-1)-u входы первой группы (d - кодовое рассто ние декодируемого кода) которого подключены к выходам соответственно нулевого - (d-2)-ro разр дов счетчика стираний, первый - (d-IJ-й входы второй группы блока прерывани  подключены соответственно к (n-d+1)-My -(п-1)-му выходам распределител , первый - (d-2)-u выходы блока прерывани  соединены с соответствующими четвертыми входами комбинаци/fc-/ А
12еН ttd-2
0
онной логической схемы, (d-1)-u выход блока прерывани  соединен с соответствующим четвертым входом комбинационной логической схемы и входом запуска генератора испытательных сигналов, входы разрешени  записи первого - n-го разр дов буферного регистра подключены соответственно к первому - n-му выходам распределител .
2. Устройство поп.1.отличающее- с   тем, что блок прерывани  содержит элементы ИЛИ и элементы И, первые и вторые входы первого - (d-1)-ro элементов И  вл ютс  входами соответственно первой и второй групп блока, выход первого элемента И 5 подключен к первым входам первого - (d-2)- го элементов ИЛИ и  вл етс  первым выходом блока, выход i-го (i JTcFI) элемента И соединен с i-ми входами (i-2}-ro - (d-2)-ro элементов ИЛИ, выходы первого - (d-2)-ro элементов ИЛИ  вл ютс  соответственно вторым - (d-1)-M выходами блока.
0
%
Wl Я/
пг
Ъ
SU894651415A 1989-02-13 1989-02-13 Устройство дл исправлени стираний SU1647916A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894651415A SU1647916A2 (ru) 1989-02-13 1989-02-13 Устройство дл исправлени стираний

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894651415A SU1647916A2 (ru) 1989-02-13 1989-02-13 Устройство дл исправлени стираний

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU786030A Addition SU173498A1 (ru) Приспособление к культиватору

Publications (1)

Publication Number Publication Date
SU1647916A2 true SU1647916A2 (ru) 1991-05-07

Family

ID=21429160

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894651415A SU1647916A2 (ru) 1989-02-13 1989-02-13 Устройство дл исправлени стираний

Country Status (1)

Country Link
SU (1) SU1647916A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N; 786030, кл. Н 03 М 13/02, 1978. *

Similar Documents

Publication Publication Date Title
JPS5958558A (ja) 並列周期的冗長チエツク回路
US3946379A (en) Serial to parallel converter for data transmission
SU1647916A2 (ru) Устройство дл исправлени стираний
US4096471A (en) Method and apparatus for transfer of asynchronously changing data words
SU767765A2 (ru) Асинхронное устройство дл определени четности информации
SU1075255A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код
SU1711165A1 (ru) Устройство дл параллельного счета количества единиц в двоичном п-разр дном коде
SU786030A1 (ru) Устройство дл исправлени стираний
SU907541A1 (ru) Устройство дл стробировани информационных слов
SU1080132A1 (ru) Устройство дл ввода информации
SU1302437A1 (ru) Устройство дл преобразовани параллельного кода в последовательный
SU1765900A1 (ru) Устройство дл декодировани с защитой от ошибок
RU1815670C (ru) Устройство перемежени данных
SU656052A1 (ru) Преобразователь двоичнодес тичного кода в двоичный
SU651479A2 (ru) Устройство исправлени стираний
SU966685A2 (ru) Устройство дл сопр жени
SU608154A1 (ru) Устройство дл сравнени -разр дных двоичных чисел
SU1275425A1 (ru) Устройство дл преобразовани двоичного кода в двоично-дес тичный код
RU2248033C1 (ru) Преобразователь кода грея в параллельный двоичный код
SU1117848A1 (ru) Дешифратор двоичного циклического кода
RU1829118C (ru) Устройство дл симметрировани бинарных сигналов
SU1606972A1 (ru) Устройство дл сортировки информации
SU1741271A2 (ru) Преобразователь кодов
SU941992A1 (ru) Преобразователь число-импульсного кода в параллельный двоичный код
RU2034401C1 (ru) Пороговый элемент