SU794756A1 - Устройство дл исправлени пакетовОшибОК - Google Patents

Description

1

Изобретение относитс  к технике св зи и может использоватьс  при построении систем передачи данных.

Известно устройство дл  иснравлени  пакетов ошибок, содержащее на передающей стороне блок согласовани , стохастический преобразователь и датчик проверочных комбинаций первой ступени, а на приемной стороне последовательно соединенные блок согласовани , стохастический преобразователь, накопитель и первый блок элементов И, причем разр дные входы накопител  соединены с выходами второго блока элементов И 1.

Однако такое устройство имеет невысокую точность исправлени .

Цель изобретени  - повышение точности исправлени  пакетов ошибок.

Дл  этого в устройство дл  исправлени  пакетов ошибок, содержащее на передающей стороне блок согласовани , стохастический преобразователь и датчик проверочных комбинаций первой ступени, а на приемной стороне последовательно соединенные блок согласовани , стохастический преобразователь, накопитель и первый блок элементов И, причем разр дные входы накопител  соединены с выходами второго блока элементов И, на передающей стороне введен формирователь проверочных комбинаций второй ступени, причем выход блока согласовани  подключен к входам стохастического преобразовател  непосредственно и через последовательно

соединенные формирователь проверочных комбинаций второй ступени и датчик проверочных комбинаций, а на приемной стороне введены регистр выборки подблоков и последовательно соединенные формирователь эталонной последовательности, анализатор и блок исправлени  подблоков, причем выходы первого блока элементов И подключены к входам формировател  эталонной поеледовательности, а другой выход анализатора через регистр выборки подблоков подключен к другим входам первого и второго блоков элементов И, другие разр дные выходы накопител  подключены к другим входам блока исправлени  подблоков, формирователь эталонной последовательности состоит из регистра стираний и регистра выборки эталона, выходы которых подключены к входам блока элементов И, входы и выходы регистра

етираиий и регистра выборки эталона и выходы блока элементов Il  вл ютс  соответственно входами и выходами формировател  эталонной последовательности, а анализатор состоит из последовательно соединенных )егист)а проверочной комбинации , ,бло.ка сравнени , блока управлени , первого ключа и регистра сравнени , а также второго ключа, входы которого соединены соответственно со вторыми выходами регистра проверочных комбинаций и блока управлени , вход которого соединен с другим входом первого ключа, а выход регистра сравнени  подключен к другому входу блока сравнени , другие вход и выход регистра сравнени , вход регистра проверочных комбинаций, а также третий н четвертый выходы блока управлени  и выход второго ключа  вл ютс  соответственно входами и выходами анализатора.

На фиг. 1 и 2 дана структурна  электрическа  схема предлагаемого устройства.

Устройство содержит на передающей стороне блок 1 согласовани , стохастический преобразователь 2, датчик 3 проверочных комбинаций первой ступени, формирователь 4 проверочных комбинаций второй ступени, а на приемной стороне блок 5 согласовани , стохастический преобразователь 6, накопитель 7, блоки 8 и 9 элементов И, регистр 10 выборки подблоков , формирователь 11 эталонной последовательности , анализатор 12, блок 13 исправлени  подблоков.

Формирователь 11 эталонной последовательности состоит из регистра 14 стираний , регистра 15 выборки эталона, блока 16 элементов И. Анализатор 12 состоит из регистра 17 проверочной комбинации, блока 18 сравнени , блока 19 управлени , ключей 20 и 21 и регистра 22 сравнени . Блок 13 состоит из регистра 23 проверочного символа кода второй ступени, накопител  24 и декодера 25.

Устройство работает следующим образом .

Поступающий на блок 1 кодовый блок длиной N символов разбиваетс  на иг подблоков по ki символов в каждом, которые затем выдаютс  в формирователь 4, где получают избыточные символы кода второй ступени в виде подблоков длиной k символов в количестве г и записывают их в формирователь 4, представл ющий собой кольцевой регистр сдвига. Информационна  последовательность подблоками длиной ki символов поступает в стохастический преобразователь 2. В это же врем  в датчик 3 из формировател  4 поступают TI символов проверочной комбинации,  вл ющейс  частью проверочного символа кода второй ступени.

После стохастического преобразовани  полученного подблока первой ступени, состо щего из fii символов, из которых /г, информационных, а () проверочных , производитс  его передача в канал св зи. В это врем  в стохастический преобразователь 2 поступает следующий информационный подблок длиной k; символов , а в датчик 3 выдаетс  из формировател  4 следующа  часть проверочного символа кода второй ступени длиной г символов и т. д.

Таким образом, в канал св зи будут 5 переданы 2 подблоков кода первой ступени , каждый из которых содержит k информационных и Г проверочных символов, причем кажда  проверочна  комбинаци -часть проверочного символ-а кода второй

10 ступени - повтор етс  при передаче через Г2 подблоков t раз.

На приемной стороне после обратного стохастического преобразовани  каждый прин тый подблок длиной п, записываетс  15 в накопитель 7. После заполнени  накопител  7 (приема kz подблоков) блок 18 записывает сигнал «1 в регистр 10, представл ющий собой Г2-разр дный регистр сдвига. Сигнал из первого разр да регистра 10 подаетс  на соответствующие входы блока 9 элементов Н, к входа.м которых подключены выходы накопител  7, что обеспечивает запись в регистр 14 из накопител  7 t подблоков, имевших на передаче одинаковые проверочные комбинации одинаковые части одного из проверочных символов кода второй ступени.

В исходном состо нии в первый разр д регистра 10, выполненного в виде кольцевого регистра сдвига, записана «1. После заполнени  регистра 14 по сигналу с регистра 10, поданному на нервый вход блока 16 элементов И, ко вторым входам которых подключены выходы регистра 14, в

5 регистр 17 записываютс  проверочные символы первого подблока, а в регистр 22 начинают поочередно по сигналам ог блока 19 поступать подблоки из регистра 14. В блоке 18 производитс  сравнение прове0 рочных комбинаций каждого из подблоков, поочередно записываемых в регистр 22, с проверочной комбинацией, записанной в регистр 17, в данном случае первого поД блока. Из регистра 22 подблоки снова поступают в регистр 14.

При совпадении значений проверочных комбинаций подблоков с записанной в регистр 17, блока 18-в .блок 19 будет выдано / сигналов «верно, что означает, что в

0 регистр 17 записано значение, которое будет прии то за эталон. Блок 19 управлени  останавливает операцию сравнени  и серией продвигающих импульсов возвращает регистр 14 в исходное состо ние. После этого по сигналам от блока 19 проверочные комбинации t подблоков из регистра 14 сравниваютс  с эталоном, записанным в регистр 17 при несовпадении сравниваемых комбинаций, сигналом «ошиб0 ка, подаваемым из блока 18 через ключ 21, на второй вход которого подано отпирающее напр жение из блока 19, происходит стирание подблока, наход щеюс  в регистре 22.

5 После сравнени  всех подблоков ре:гистр 14 будет заполнен подблоками, прин тыми верно (с необнаруженной ошибкой ), и сигналами стирани  на месте искаженных подблоков. Сигналом от блока 19 информационные комбинации подблоков, прин тые верно, и сигналы стирани  записываютс  в накопитель 7 на места, определ емые блоком 8 элементов И, со вторыми входами которых соединены выходы регистра 10, в первом разр де которого записана «1. Комбинаци  из регистра 17 через ключ 20, на второй вход которого подан отпирающий сигнал от блока 19, заноситс  в регистр 23, после заполнени  которого записанна  в нем комбинаци , т. е. проверочный символ кода второй ступени, состо щий из нескольких частей - проверочных комбинаций подблоков первой ступени , будет выдана в накопитель 24. Блок 19 вырабатывает сигнал, по которому «1 регистра 10 переписываетс  в следующий разр д и в регистр 14 через блок 9 элементов И поступают следующие t подблоков, имевщие на передаче одинаковые проверочные комбинации и т. д.

в случае, если при сравнении проверочных комбинаций / подблоков кода первой ступени, записанных в регистр 14 с комбинацией , наход щейс  в регистре 17, из блока 18 в блок 19 не поступит / сигналов «верно, то от блока 19 «1 будет переписана в следующий разр д регистра 15, и в регистр 17 будет выдана проверочна  комбинаци  следующего подблока из регистра 14. Если же в t подблоках, .записанных в регистр 14, не окажетс  / одинаковых проверочных комбинаций, т. е. при выполнении t циклов операций сравнени  в блок 19 не поступило сигналов «верно, то по сигналам от блока 19 содержимое регистра 14 и регистра 23 стираетс  и на соответствующие места накопителей 7 н 24 будут записаны сигналы «стирание. После заполнени  накопителей 7 н 24 блок 19 переписывает проверочные и информационные символы кода второй ступени, а также сигналы «стирание в декодер 25, где производитс  исиравле ние стираний.

В предлагаемом устройстве повышаетс  точность исправлени .

Claims (3)

1. Устройство дл  исправлени  пакетов ошибок, содержащее на передающей стороне блок согласовани , стохастический преобразователь и датчик проверочных комбинаций первой ступени, а на приемной стороне последовательно соединенные блок

огласовани , стохастический преоб|)азоатель , накопитель и первый блок элеменов И, причем разр дные входы накопите  соединены с выходами второго блока

лементов И, отл ичающеес  тем, что, целью повышени  точности исправлени  пакетов ошибок, на передающей стороне веден формирователь проверочных комбинаций второй ступени, выход блока соглаовани  подключен к входам стохастического преобразовател  непосредственно и через последовательно соединенные формирователь проверочных комбинаций второй ступени и датчик проверочных комбинаций,

а на приемной стороне введены регистр выборки подблоков и последовательно соединенные формирователь эталонной последовательности , анализатор и блок исправлени  подблоков, выходы первого блока элементов И подключены к входам формировател  эталонной последовательности, а другой выход анализатора через регистр выборки подблоков подключен к другим входам первого и второго блоков элементов И, другие разр дные выходы накопител  подключены к другим входам блока исправлени  подблоков.

2.Устройство по п. I, отличающеес  тем, что формирователь эталонной последовательности состоит из регистра стираний и регистра выборки эталона, выходы которых подключены к входам блока элементов И, входы и выходы регистра стираний и регистра выборки эталона и выходы блока элементов И  вл ютс  соответственно входами и выходами формировател  эталонной последовательности.

3.Устройство по п. 1, отличающеес  тем, что анализатор состоит из последовательно соединенных регистра проверочной комбинации, блока сравнени , блока зправлени , первого ключа и регистра сравнени , а также второго ключа, входы которого соединены соответственно со вторыми выходами регистра проверочных комбинаций и блока управлени , вход которо го соединен с другим входом первого ключа , а выход регистра сравнени  подключен к другому входу блока сравнени , другие

вход и выход регистра сравнени , вход регистра проверочных комбинаций, а также третий и четвертый выходы блока управлени  и выход второго ключа  вл ютс  соответственно входами и выходами анализатора .

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР по за вке № 2461681/18-09, кл. Н 04 L 1/10, 1977 (прототип).