SU658771A1 - Устройство фазировани аппаратуры передачи информации циклическим кодом - Google Patents

Description

1

Изобретение относитс  к технике фазировани  при передаче информации, закодированной циклическим кодом.

Известное устройство фазировани  аппаратуры передачи информации циклическим кодом содержит регистр сдвига, выполненный на триггерных  чейках и сумматорах, формирователь импульсов сброса, дешифратор , генератор тактовых импульсов, элемент запрета, счетчик тактовых импульсов, триггер запрета, формирователь импульсов запрета , элемент ИЛИ, элементы И и формирователи длительности импульсов, причем выходы регистра сдвига подключены к со ответствующим входам дешифратора, а выход генератора тактовых импульсов через элемент запрета соединен с входом счетчика тактовых импульсов, выход которого подсоединенк одному из входов триггера запрета , а выход триггера запрета соединен с вз(одом формировател  импульсов запрета , выход которого подключен к. одному ,из входов всех элементов И, выходы всех элементов И соединеиы с входами управ/1ени  элемента .запрета, втоpbie входы элементов И соединены с соответствующими выходами формирователей длительности импульсов и с входами формировател  импульсов сброса, аы.чодом подключенного к сбросовым шинам регистра сдвига, второй вход триггера запрета соединен с выходом элемента ИЛИ 1.

Недостаток этого устройства фазировани  заключаетс  в том, что при наличии помех решение, прин тое на основании анализа остатка в результате одной проверки,

может оказатьс  неправильным, что может привести к ошибочному выходу из синхронного состо ни , а также к состо нию ложного синхронизма, в результате чего врем  вхождени  в синхронизм становитс  величиной неопределенной.

Кроме того, при количестве символов раесинхронизации г j ; п - г остаток может быть любой комбинацией на 2 двоичных символов.

Решение об оптимальном количестве символов сдвига/ лучше принимать на основе статического анализа видов остатков.

Целью изобретени   вл етс  обеспечение требуемой достоверности фазировани  путем полного использовани  статистических свойств слов рассинхронизацин. Цель достигаетс  введением накопителей результатов анализа остатков по количеству провер емых проверочных символов и элемента ри этом каждый выход дешифратора Подключен на вход соответствующего накопител , выход накопител  нулевого остатка соединен с одним из входов элемента НЕ-ИЛИ, выходы остальных накопителей гюдключены к входам элемента ИЛИ, входам элемента НЕ-ИЛИ .11 входам формирователей длительности импульсов , а вход одного из формирователей импульсов наибольшей длительности соеди ,нен с выходом элемента НЕ-ИЛИ, а выход элемента НЕ-ИЛИ подсоединен к одному из входов элемента ИЛИ. На чертеже представлена структурна  схема предложенного устройства, выполнен-. иа  согласно данному изобретению. Устройство содержит регистр сдвига 1, в состав которого вход т сумматоры 2 и 3, триггерные  чейки 4, 5, 6, 7, счетчик тактовых импульсов 8, элемент запрета 9, триггер запрета 0, формирователь длительности импульсов 1, формирователь импульсов запрета 2, дешифратор 13, элемент ИЛИ 14,формирователи длительности импульсов 15,16, 17, 18, элементы И 9, 20, 21. 22, накопители 23, 24, 25, 26, элемент НЕ-ИЛИ 27 и генератор тактовых импульсов , при чем входы дешифратора 13 подключены к. выходам регистра сдвига , а каждырТ выход дешифратора анализа видов остатков заведен на вход соответствующего накопител , выход одного из накопителей - накопител  нулевого остатка 26 соединен с входом элемента НЕ-ИЛИ 27 , а выходы остальных накопителей 23, 24, 25 заведены соответственно на входы элемента ИЛИ 14, элемента НЕ-ИЛИ 27 и на .входы формирователей соответствующей длительности импульсов 15, 16, 17, причем выход элемента НЕ-ИЛИ 27 соединен с входами элег ента ИЛИ 14 и формировател  наибольшей длительности 18, выходы формирователей длительности импульсов соединены с первыми входами элементов И 19, 20, 2, 22, на вторые входы которых через формирователь 11 подключен выход триггера запрета 10, выходы элементов И заведены на входы элемента запрета 9. Устройство работает следующим образом . Ннформйционна  последовательность сиг налов поступает в регистр сдвига. После записи в регистр сдвига последнего раз{) да делимого в- нем фиксируетс  окончательный остаток, или, если комбинаци  относитс  к разрешенным, кодовы.м комбинаци м, регистр переходит в нулевое состо ние; п - и импульс 1 тактовой час тоты пропускает через вентили дешифратора сигналы с первых триггеров  чеек, регистра . Если триггерные  чейки регистра после записи последнего разр да делимого наход тс  в нулевом состо нии, сигнал с выхода деигифратора поступает на накопитель 26. Если при поступлении определенного количества сигналов этот накопитель заполнитс  больше, чем на половину, запись импульсов в счетчик и информационных сигналов в регистр сдвига будет происходить без изменени . Если же при записи в регистр последнего разр да делимого не все триггеры в регистре устанавливаютс  в нулевое состо ние, то сигнал в зависимости от номера старшего разр да остатка будет через дешифратор поступать на один из накопителей 23, 24 или 25. Если после поступлени  определенного количества сигналов один из этих накопителей 23, 24, 25 заполнитс  больше, чем на половину, то после выполнени  определенного количества проверок сигнал с накопител  через элемент ИЛИ 14 поступает на триггер запрета 10, перевод  его в единичное состо ние, и одновременно на формирователь 15, 16 или 17, выдающий сиг ал нужной длительности; п - и импульс 0-тактовой частоты переводит триггер запрета 10 в нулевое состо ние и подает сигнал на формирователь II. Длительность сигнала с формировател  1 така  же, как и длительность наиболее ДЛИННОГО сигнала, выдаваемого одним из формирователей, Через соответствующий элемент И 19, 20, 2 сигнал нужной длительности проходит на вход элемента запрета .9, осуществл етс  запрет необходимого количества импульсов по ГТИ, т.е. сдвиг информационной последовательности сигналов на определенное количество символов. Если нн один из накопителей после определенного количества проверок не заполн тс  больше, чем на половину, то сигналы с выходов накопител  поступают на элемент НЕ-ИЛИ 27, с выхода которого сигнал проходит на формирователь 18 и триггер запрета 10. Запрет необходимого количества символов осуществл етс  выходным сигналоц элемента И 22. Следующий анализ видов остатков после определенного количества проверок пронсХ5 а т таким же образом, и так до тех пор, пока не зафиксируетс  синхронное состо ние , т.е. -накопитель 26 будет накапливать больше половины сигналов. Таким образом, с помощью введени  новых блоков-накопителей, элемента НЕ-ИЛИ и осуществлений статического анализа видов остатков удаетс  обеспечить требуемую

достоверность путем полнбго использовани  статистических свойств комбинаций рассинхронизаики .

Claims (1)

1. Формула изобретени 

   Устройство фазировани  аппаратуры передачи информации циклическим кодом, содержащее регистр сдвига, выполнеиный на триггерных  чейках и сумматорах, формирователь импульсов сброса, дешифратор, генератор тактовых импульсов, элемент запрета , счетчик тактовых импульсов, триггер запрета, формирователь импульсов запрета, элемент ИЛИ, элементы И и формирователи длительности импульсов, причем выходы регистра сдвига подключены к соответствующим входам дешифратора, а выход генератора тактовых импульсов через элемент запрета соедийен с входом счетчика тактовых импульсов, выход которого подсоединен к, одному из входов триггера запрета, а выход триггера запрета соединен с входом формировател  импульсов запрета, выход которого подключен к одному из входов всех элементовИ, выходы всех элементов И соединены с входами управлени  элемента запрета, вторые входы элементов И соединены с соответствующими выходами формирователей длительности импульсов и с входами формировател  импульсов сброса, выходом подключенного к сбросовым шинам регистра сдви. второй вход триггера запрета соединен с выходом элемента ИЛИ, отличающеес  тем, что, с целью повышени  достоверности фазировани  путем полного использовани  статистических свойств слов рассинхронизации, введены накопители результатов анализа остатков по количеству

   провер емых проверочных символов н элемент НЕ-ИЛИ, .при этом каждый выход дешифратора подключен на вход соответствующего накопител , выход накопител  нулевого остатка соединен с одним из входов элемента НЕ-ИЛИ, выходы остальных накопителей подключены к входам элемента ИЛИ, входам элемента НЕ-ИЛИ и входам формирователей длительности импульсов, а вход одного из формирователей импульсов наибольшей длительности соединен с выходом элемента НЕ-ИЛИ, а выход элемента НЕ-ИЛИ подсоединен к одному нз входов элемента ИЛИ.

   Источники информации, прин тые во внимание при экспертизе

   I. Авторское свидетельство СССР № 478450, кл. Н 04 L 27/14, 1975.