Недостатком известного устройства вл етс его низкое быстродействие. Цель изобретени - увеличение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл ввода информации , содержащее матрицу коммутаЦионных элементов, вертикальные шины которой соединены с входами первого шифратора и с выходами разв зывающих элементов первой группы, входы которых объединены и соединены с первым выходом триггера, второй шифратор, в него введены регистр, инвертор, втора группа разв зывающих элементов , первый и второй элементы ИЛИ, выход второго элемента ИЛИ соединен с первым входом триггера, второй вход которого соединен с выходом ин-, вертора, вход которого соединен с вь1 ходом первого элемента ИЛИ, второй выход триггера соединен с объединенными входами разв зывающих элементов второй группы, выходы которых соединены с горизонтальными шинами матрицы коммутационных элементов, соединенными с группой входов регистра, выходы которого соединены с входами второго элемента ИЛИ и с входами второго шифратора , первый выход триггера соединен с входом регистра, входы первого шифратора соединены с входами первого элемента ИЛИ. На чертеже представлена блок-схема устройства дл ввода информации. V Устройство дл ввода информации содержит триггер 1, первую и вторую группы разв зывающих элементов 2 и 3 первый и второй элементы ИЛИ h и 5, инвертор 6, матрицу 7 коммутационных элементов, регистр 8, первый и второй шифраторы 9 и 10, первый и второй информационные выходы 11 и 12. Устройство работает следующим образом . В исходном состо нии все коммутационные элементы в матрице 7 коммутационных элементов разомкнуты, триггер 1 находитс в нулевом состо нии и на входе записи регистра 8 присутствует высокий потенциал. На информационных входах регистра 8 присутствует низкий потенциал, поступающий с единичного выхода триггера 1 через вторую группу разв зывающих элементов 3, следовательно, в регистре 8 находитс нулева информаци , поступающа далее на второй шифратор 10 и на входы втоf рого элемента ИЛИ 5. На всех входах первого шифратора 9 и на входах перого элемента ИЛИ k присутствует высоие потенциалы, поступающие с нулевого ыхода триггера 1 через первую группу азв зывающих элементов 2. На выходе торого элемента ИЛИ 5 при-сутствует изкий потенциал, а на выходе первоо элемента ИЛИ i - высокий потенци- , л. На первом и втором информационных выходах 11 и 12 присутствуют низкие потенциалы. При замыкании коммутационного элемента 7 высокий потенциал нулевого выхода триггера 1 через первую группу разв зывающих элементов 2 и замкнутый коммутационный элемент 7 поступает на соответствующий информационный вход регистра 8 и записывает в регистр 8 код строки замкнутого коммутационного элемента 7. Переход потенциала из О в 1 на одном из выходов регистра 8 через второй элемент ИЛИ 5 производит установку триггера 1 в единичное состо ние. Низкий потенциал нулевого выхода триггера 1 запрещает изменение информации в регистре 8, а высокий потенциал единичного выхода триггера 1 через вторую группу разв зывающих элементов 3 и замкнутый коммутационный элемент 7 поступает на входы первого шифратора 9 и на входы первого элемента ИЛИ k. На входах первого шифратора 9 присутствует код столбца замкнутого коммутационного элемента 7На первом и втором информационных выходах 11 и 12 устройства формируетс двоичный код замкнутого коммутационного элемента 7. Высокий потенциал единичного выхода триггера 1 используетс в качестве признака замыкани коммутационного элемента 7 При размыкании коммутационного элемента 7 на всех входах первого элемента ИЛИ k устанавливаетс низкий потенциал. Низкий потенциал выхода первого элемента ИЛИ Ц через инвертор 6 формирует высокий потенциал сброса триггера 1 и возвращает тем самым устройство дл ввода информации е исходное состо ние. Использование предлагаемого устройства позвол ет увеличить быстродействие устройства и упростить устройство за счет уменьшени аппаратурных затрат . Формула изобретени Устройство дл ввода информации, содержащее матрицу коммутационных элементов, вертикальные шины которой соединены с входами первого шифратора и с выходами разв зывающих элементов первой группы, входы которых объединены и соединены с первым выходом триггера, второй шифратор, отличающеес тем, что, с целью увеличени быстродействи устройства, в него введены регистр, инвертор. втора группа разв зывающих элементов первый и вторюй элементы ИЛИ, -выход второго элемента ИЛИ соединен с первым входом триггера, второй вход которого соединен с выходом инвертора, вход которого соединен с выходом первого элемента ИЛИ, второй выход триггера соединен с объединенными входами разв зывающих элементов второй груп938 пы, выходы которых соединены с горизонтальными шинами матрицы коммутационных элементов, соединенными с группой входов регистра, выходы которого соединены с входами второго элемента ИЛИ и с входами второго шифратора , первый выход триггера соединен с входом регистра, входы первого шифратора соединены с входами первого элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1 . Патент ФРГ № 2 109170, ;кл. G Об F 3/02, опублик. 1976.