SU683018A1 - Преобразователь временных интервалов в код - Google Patents

Description

вани , .первые выходы которых через блок разрешени  подключены к одному -из входав ключа, дополнительно введен блок вычитани , входы которого подключены к выходам блока Пам ти. Выходы блока вычитани  поразр дно соединены с входами блока вывода результата. Выход генератора .импульсо.в подключен к четвертому входу каждого канала иреобразованн , вторые выходы .которых соединены с соответствующими входами блока управлени . Третьи и четвертые выходы каждого канала преобразоваин  соединены с адресными входами блока пам ти.

Кроме того, каждый .канал преобразоваии  содержит триггер основной па-м ти, триггер дополнительной пам ти, триггер пуска, сумматор по модулю два и два элемента И. Пр мой выход триггера основной пам ти лодключеп к первому входу сумматора по модулю два, первому входу первого элемента И, первому выходу канала преобразовани  и к пр мому входу триггера пуска, инверсный вход которого  вл етс  четвертым входом канала преобразовани . Пр .мой выход триггера пуска лодключен непосредственно к перво.му .входу второго элемента И и через сумматор по модулю два .к управл ющему входу триггера дополнительной пам ти ;и к второму выходу канала преобразовани . Выход триггера дололнительной пам ти соединен с вторыми входами первого и второ.го элементов И, выходы которых  вл ютс  соответственно третьи-м и четверты.м выходами канала преобра-зовани . Инверсный выход триггера ос овной пам ти соединен с третьим входом второго элемента И, а инверсный выход триггера соединен с третьим .входом первого эле.мента И. Пр мой и инверсный входы триггера дополнительной пам ти  вл ютс  соответственно вторым и третьим входами ка|Нала преобразовани .

Ма фиг. 1 пр.иведена структурна  схема предлагаемого преобразовател ; на фиг. 2 - временна  диаграмма его работы.

Преобразователь содержит входную часть, разбитую на п независимых каналов (по числу временных интервалов), и групповую часть. На фит. 1 обозначены входы, на которые поступает сигнал, соответствующий началу одного из преобразуемых временных интервалов, в.ходы, на .которые поступает сигнал, соответствующий концу одного 1из этих интервалов, триггеры /ь . . . , Л, основной пам ти, триггеры 2, . . . , 2„ пуска, .информа.нионные входы которых подключены к пр мым .выходам соответствуюп их триггеров осповной пам ти , логнческ.ие элементы 5, . . ., 3„ сложени  по . .два, входы которых св заны с пр мыми выходами триггеров основной па.м тп и триггеров пуска, а выходы- с информационным.и входами триггеров 4,..., 4,1 дополнительной пам ти, пр мые

выходы последнего св заны с соответствующими входами элементов И 5i, . . . , 5п и (1, . . . , 6„.

Группова  часть преобразовател  содержит генератор 7 счетных импульсов, выход которого соединен с одни.м .из входов ключа 8 и с сиихронкзирующим.и входами триггеров основной пам ти и триггеров пуска всех :ка:нало.в, другой вход ключа подключен к выходу блока 9 разрещени , входы которого св заны с пр мыми выходами всех триггеров основной пам ти. Выход ключа подключен к счетному входу счетного блока 10, выходы которого через эле-мент И // соединены с информационными входа .м.н бло.ка /2 па.м ти, адресные входы которого подключены к выходам соответствующих эле.ментов И 5, . . . , 5„ и элементов И (,..., 6,1, а информационные выходы блока 12 пам ти через вычитатель 13 соединены с входами блока М вывода результатов преобразо-ван.и , управл ющий выход которого подключен .к управл ющему входу блока пам ти. Входы блока 15 управлени  св заны с выходами логических элементов сложени  по модулю два, а один из входов блока управлени  соединен со стробирующими входами грунпы элементов И /У, два других (Выхода бло.ка управлени  подключены к соот1ветствующим синхронизирующим входам всех триггеров дополнительной пам ти.

Преобразователь работает следующим oi6pa30M.

Пусть на один .из входов триггера основной пам ти, паприм.ер, первого канала поступил сигнал, соответствующий первого временного интервала. По первому счетному .импульсу с генератора 7 он фиксируетс  в триггере /i основной пам ти. С по влением на njjriMOM выходе триггера 1 основной пам ти высокого уровн  напр жени  бло.к 9 разрещани  переключаетс , формиру  на выходе сигнал управленп  ключом 8. С этого .момента последующие счетные импульсы с выхода генератора 7 начинают поступать через ключ 8 на вход счетного блока 10.

Одновременно с момента фиксации в триггере /, основной пам ти сигпала о начале данного временного интервала на выходе логического элемента 3i .сложени  по модулю два начинает фор.мироватьс  сигнал пуска, который поступает на инфор.мапионный вход тр.иггера 4 дополнительной пам ти и на вход блока 15 управлени . По этому сигналу блок 15 управлени  вырабатывает три управл ющих импульса. Первый управл ющий им;пульс .этой сери.и фиксирует сигнал иуска в триггере 4, дополнительной пам ти. На его пр мом выходе по вл етс  сигнал с высоким уровнем напр жени , который через элемент 5| поступает на адресный вход блока 12 пам ти как сигнал обпанк-мш  к огп ппп.-.-,,:,,,,,. „..,.....-..

пам ти, подготавлива  их к приему исходного .кода со счетного блока 10.

Второй управл ющий имиульс (импульс записи), сформирозанный блоков 15 управлени  поступает ка стробирующий вход элемента И // и осуществл- ет запись исходного кода счетчика 10 (т. е. производитс  оцифровка прин того сигнала о начале временного интервала) в выбранные  чейки блока 12 пам ти. Третий уиравл ющий имлульс этой серии поступает на вход сброса триггера 4 дополнительной пам ти, переводит его в исходное состо ние и прекращает тем самым действие сигнала обращени  к блоку 12 пам ти.

С приходом второго счетного импульса с выхода генератора 7 триггер 2 пуска переходит в единичное состо ние, что вызывает прекращение сигнала пуска на выходе логического элемента 3 сложени  по модулю два. Одновременно с этим счетный блок 10 подсчитывает поступающие на его вход счетные импульсы.

Аналогично происходит процесс оцифровки приход щих сигналов о начале ,времеЕных интервалов и по любому другому каналу, т. е. каждый раз в момент выработки сигнала обращени  ,к блоку 12 пам ти в соответствующие его  чейки записываетс  текущий код счетного блока 10.

Пусть теперь в определенный момент времени на другой вход триггера основной пам ти (например, первого канала) поступа-ет сиггнал об окончании данного временного интервала. Очередным счетным импульсом с выхода генератора 7 он фиксируетс  в триггере Л основной пам ти, что вызывает по вление па пр мом его выходе низкого уровн  напр жени . При этом на выходе логического элемента 5 сложени  по модулю два вновь выдел етс  сигнал луска, а блок 15 управлени  вырабатывает очередную ;сер,ию управл ющих импульсов, по которым триггер 4 дополнительной пам ти формирует сигнал обращени . ПоследНИИ поступает на адресный вход блока 12 пам ти (в данном случае через элемент б,) и в соответствующие  чейки его пам ти записываетс  текущий код счетного блока 10, который соответствует сигналу об окончаНИИ данного временного интервала. Последующим счетным импульсом с выхода генератора 7 триггер 2i пуска переходит в нулевое состо ние, что вызывает прекращение сигнала пуска на выходе логического элемента З сложени  по модулю два.

Аналогично проходит процесс оцифровки нриход щих сигналов об окончании временных интервалов и по любому другому каналу, причем с приходом сигнала об окончании последнего из преобразуемых временных .интервалов и фиксации его в соответствующем триггере In основной пам ти блок 9 разрещени  переключаетс  в исходное сОСто ние и запрещает прохождение

через ключ 8 счетных импульсов на вход счетного блока 10. На этом заканчиваетс  процесс оцифровки всех поступающих сигналов о начале и конце преобразуемых вре .менных интервалов.

Далее с по.мощьк. блока 14 вывода результатов лреобразовани  осуществл етс  процесс последовательного считыва)1и  из  чеек блока 12 пам ти в блок вычитан 1  /3 кодов, соответствующих концу и началу первого временного интервала. В блоке вычигани  13 путгм иычитани  этих кодов определ етс  окончательный результат преобразовани  первого временного щггервала в код и считывание его в блок 14 вывода результатов преобразовани . Затем определ етс  код преобразовани  второго временного интервала, третьего и так далее до л-го временного интервала. После вычислений и преобразований в код всех временных интервалов осуществл етс  установка счетного блока 10 в исходное состо ние и цикл работы преобразовател  вновь повтор етс .

Предлагаемый преобразователь временных интервалов в код за счет обеспечени  дл  каждого из независимых каналов последовательной оцифровки как сигнала, соответствующего началу временного интервала , так и сигнала, соответствуюидего его концу, и последующего нахождени  с помощью вычитател  кода их разности, который  вл етс  искомым кодом преобразуемого временного интервала, позвол ет расщирить ,кш1ональные возможности данного преобразовател  по сравнению с известным .

Claims (3)

1. Преобразователь временных интервалов в код, содержащий идентичные каналы нреобразовани  по кол; честву одновременно преобразуемых временных 1нтервало.в, генератор и.мпульсов, выход которого нодк .тючен непосредственно к первому входу каждого канала преобразовани  и через ключ к входу счетного блока, выходы которого через блок элементов И соединены с информационными входами блока пам ти, управл ющий вход которого подключен к входу блока вывода результата, блок управлени , первый выход которого подключен к управл ющему входу блока элементов И, второй и третий выходы блока управлени  соединены соответствен1ю с вторыми ,и третьим.и входами каждого канала преобразовани , нервые выходы которых через блок разрещени  подключены к одному из входов ключа, о т л и ч а ю щ,и и с   тем, что, с целью расщирени  функциональных возможностей, в него дополнительно введен блок вычитан)1 , входы которого подключены к вы.ходам блока пам ти, выходы блока вычитани  поразр дно соединены с .вхолами блока вывода результата, выход генератора импульсов подключен к четвертому зходу каждого канала преобразовани , вторые выходы которых соединены с соответствущими входами блока управлен .и , третьи л четвертые выходы каждого ка,нала преобразовани  соединены с адресными ,входами блока пам ти.

2. Преобразолатель по п. 1, о т л л ч а ющ и и с   тем, что каждый канал преобразовани  содержит триггер основной пам ти, триггер дополнительной пам ти, триггер пуска, сумматор по модулю два и два элемента И, причем пр мой выход тр.иггера основнОЙ пам ти подключен к первому входу сумматора по модулю два, первому входу первого элемента И, первому выходу канала преобразовани  и к пр мому входу триггера -пуска, инверсный вход которого  вл етс  четвертым входом канала преобразовани , пр мой выход триггера пуска подключен нелосредствен/но к первому входу второго элемента И и через сумматор по модулю два к управл ющему входу триггера дополнительной пам ти н к второму выходу канала преобразовани , выход триггера дополнительной пам ти со:единен с вторыми входами первого и второго элементов И, выходы которых  вл ютс  соответственно третьим и четвертым выходами канала преобразовани , инверсный выход триггера основной пам ти соединен с третьим входом ,второго элемента И, а инверсный выход триггера пуска соедин й с третьим входом тервого элемента И, пр мой н инверсный входы триггера дополнительной пам ти  вл ютс  соответственно вторым и третьим входам.и канала преобразовани .

Источники информации, прин тые

во йннмание при экспертизе изобретени :

1.Авторское свидетельство СССР № 503359, кл. Н 03 К 13/02, 1973.

2.Авторское свидетельство СССР Хо .336793. кл. Н 03 К 13/02, 1970.

3.Авторское свидетельство СССР № 343375, кл. Н 03 К 13/20, 1970.

iI К ;-гХ

Г-ФЧЫ 1.и

fii-KT t

т J I:г:|j.i..

L...

Л

,1

Cf