SU492879A1 - Многоканальный регистратор - Google Patents

Description

Изобретение относитс  к вычнслнтельиой технике, в частности к устройствам дл  регистрации информации, и мо) быт использовано в спектроскопии магнитного резонанса.

Известен многоканальный регистратор, содержащий регистр адреса, перва  группа выходов которого соединена с адресными Входами запоминающего блока, информаиконные выходы которого соединены с группой входов регистра числа, соединенного через аналого-цифровой преобразователь с входом многоканального рег-истратора, выход которого соединен с выходом блока формировани  импульсов, счетчик, соедиценный с первой группой входов схемы сразнени , блок управлени , выходы которо соединены с входами регистра адреса, запоминающего блока и регистра числа, причем выходы регистров адреса   числа череэ соответствующие ци о-аналоговые преобразователи соединены с инднкационнымм выходами многоканального регистратора . Одвахо отсутствие возможности одиовременной регистрации и отображени  ин формации , в особенности при низкой частоте повторени  импульсов, снижает быстродействие регистратора.

Цель изобретени  - повышение производительности устройства.

Достигаетс  это тем, что многоканаль регистратор содержит реверюивный счотчик , дополнительную схему сравнени , блр формировани  интервалов и блок программ причем соответствующий выход блока управлени  соединен с первыми входами блока формировани  интервалов и блока прог рамм, выходы которого соединены с входом блока формировани  импульсов, со вторым входом блока формировани  ннте( валов, с соответствующим входом аналого-цифрового преобразовател , первым входом блсжа yпpaвn гни  и входом |хэвврсивного счетчика, перва  группа выходом которого и втора  группа выходов регист ра адреса соединены с группами входов дополнительной схемы сравнени , выход которой сс динен со вторым входом блока управлени  второй вход блока программ 3 ссх динен с выходом схемы сравнени , вто ра  группа входоа которой соединена со второй группой выходов реверсив11О1о сче чика, а выход блока формировани  интервалов соединен со входом счетчика. На чертеже блок-схема многоканаль ного регистратора. Многоканальный регистратор содержит схемы сравнени  1 и 2, запоминающий блок 3, регистр адреса 4, регистр числа 5, цифро-аналогшыб иреобра зователи 7, блок управлени  8, реверсивный счетчик 9, аналого-цифровой преобразсхватель счетчик 11, блок 12 формирований импул сов, блок программ 13, блок 14 формиро вани  интервалов. Кроме того на чертеже обозначены ге нератор 15 тактовых частот, узел 16 уп равлени , устройство 17 ивдикадии, вход 18 и выход 19 многоканального ре гистратора. Регистратор работает следующим образом , В регистраторе реализуетс  режим непрерывного наблюдени  информации, хран шейс  в запоминающем блоке 3. При этом по сигналам из блока управлени  8 регистр адреса 4 выбирает последовательно  чейки запомиигдюшетО блока содержимое которых выводитс  на регист числа 5. Коды иу регистра адреса 4 и регистра числа 5, iipoo6paooBai Hue и ана логовые величины iui(|po-аналоговыми пре образовател ми G и 7i поступают на уст ройство индикации 17, на экране которого наблюдаетс  график зарегистрировлнной функции. Период опроса всех  чеек запоминающего блока. 3 - Т t//, где - врем  обращени  к одной  чейке запоминающего блока 3, а /V - число  чеек запоминающего блока 3. Период Т задае1х:  1« нератором так товых частот 15, блока управлени  8, На выходе 19 многоканального регист ратора вырабатьшаетс  сери  импульсов с периодом повторени  Т и Т периода опроса всех  чеек запоминающего блока Выполнение этого услови  необходимо дл  того, чтобы обеспечи1Ъ регистршшю сигнала, возбужденного предшествующей серией импульсси), в /побои  чейке запоминающего блока 3 за врем  генералин последующей серии импульсов. По пусковому импульсу, псх;тупающе из генератора 15 тактовых частот блок программ 13 посылает команду в блок 1 формировани  импул1х:ов иа формирование первого импульса серии и в блок 14 фор мировани  интервалов на форми1ювание первого интервала между имнульс;ами, Бл формирован{)й интервалов можот вырабатьгаать несколько пнтерволов фиксиропа ной д iи№лы oeтиo Пусть первый интервал имеет фиксированную длнтельнсють Тогда блок 14 формировани  KBi epaanoB вырабатывает оди из фиксироваршых интервалов, и сигнал Конец интервала поступает в блок программ 13а который вырабатывает KOiv-sanfibi на формирование второго имГЕульса и второго и тервдлао Допустим что следующий интервал имеет переменную длительность , Зтот интервал формируетс  путем многократного повто|:юни  одного кз фиксированных интервалов, В этом случае скгиалы Коиеи итчэрвала из GjiOKa 14 формировани  инторвалов постуггают в счет- чкк 11 до тех порг пока код в счетчике 11 не будет равен KOayj записанному в реве сивном счетчике 9, и на выходе CK. сравнеинп 1 не по витс  сигнал, KOTOpbtii поступит в блок программ 13, На этом формирова)ие переменного интервала закапмюзлетс , программ 13 при этом вырабатывает команды на форми)ОВс11 ио очередного импульса и интервала серии. После отработки пос; едиего интервала серии (этот момент соответ :тиует полвлепию полезного сигнала иа входе 18 многокаиалг. регистратора) с выхода блока программ 13 в аналого-цифровой преобразователь 10 п;х:туиает команда на преобразование входного сигнала цифровой код; а в блок управле и  8-на paspeujeiuie прж.мч сигнала со схемы сравнени  2., Кроме того, сигнал с выхода блока программ 13 поступает на вход реверсивного счетчика 9 и код, эапислпный в счетчике 9, увеличиваетс  .или уме Ы11нетсн на , обуспав;глва  том самым изменение задержки .между импульсами {переменные интервалы) при генергшни следующей серии. Генераци  следующей серии начинаетс  с приходом очередного пускового импульса с генератора 15 тактовых частот 6jjOKa управлени  8, и, практически, может начатьс  сразу же после выдачи команды с выхода блока программ 13, пск;кольку в cooTBei-CTBKH с условием Т и Т, все  чейки Запоминающего блока 3 будут оп. рошены и входной сигнал, по/гученпый в 11р8дыдущей серии импул1 сов, будет аа|)егис1 рирован преаше. Чем по витс  оче1)едной командный импульс на выходе блока программ 13, Сигнал и а выходе схемы сравнени  2 no вJ  eтc  в момент когда код в регистре адреса 4 равен коду в реверсивном счетчике 9,.т.е. длительность перемешш цч тервалон серии приведена в соответствие с номером  чейки запоминающего блока 3.

Сигва  с Boixona с;хомы сравненн  2  остукает Б узоп управлени  16 блока укравгю-гПИ-; 8, к «гсследний вырабатьтЁвет коман- дь- па navievj а.ода нз ана юго-цифрового преобрааоБат-е.гш 10 в persscTp чисиа 5 н сумммройанне . с за писан jaiM ранее числом в  анной  чейке запоминшошего бпока 3.

Таки.- c6f3a30fvf3 обеспоЧлзаетс  многоканального регистратора щж непрарьгаг .ом набгоодекйк за ходом акепердалвнта дл  случа  в зкой частоть пов1 ренк  серий имгг/льеов, что позвол ет увеличить бь Стро ейств-«8 perHCTpavopa.

Предлагаешь;и 1ч«югокан(ЛЬР-ь;й р-эгисТ |ратор пайт приь еиекиш дл  управneisiiH кмпульскьпч-: шерным магнитным реsoHaHcotvf ЯМР - релаксоыетро-л- нпй другой ехспериментапьной установкой.

Предмет к з о б р е т н  

М110гокаиапьнь Й регистратор, содержаaiKfi рзг«стр гщроса, перва  группа выходов которого соединена с адресными входами aanoMT-nias-ouiero бпокп, ии4 рма11ИОнные выходы которого соедине1 Ь с группой входов регистра числа, соединенного через анапого-Цпфровой преобразователь с входом мпо гоканальиого регистратора, выход которого соекиисн с выходом блока формировани  UMir/fibcoBj c4eT4HKs соейкке1Г(ый с первой

6

группой входов схемы сравнени , блсчс управлени , выходы которого соединены с входами регистра адреса, запоминающего блока и регистра числа, причем выхсщы регистров адреса и micnti через соответствующие цифро-аналоговые преобразователи соединены с индикационными выходами регистратора , OjT л и ч а да щ и fl с   тем,, что, с целью повышени  производительности устройства содержит реверсивный , дополнительную схему сравнени , блок формировани  интервалов и блок програкМ, причем соответствующий выход блока управлени  соединен с первыми входами блока формировани  Иllтep aлol и блока программ , выходы которого соединены с входом блока феркировлни  импульсов, со вторым входом блока формиронании ингервалов, с соответствующим входом аиалого-иифрового преобразовател , iinpiibiKi входом блока

0 управлени  и входом ров(р:ио11ого счетпи- sea, перва  группа йыходоп ксугорого и вто- ре  группа выходов регистра соединены с группами входов домапиительной схемы сравнени , выход которой со{;динвн со вторым входом блок1 управлени , второй вход блока программ с(.единси с выходом схемы сравнени , впора  группа входов которой соединена со (jropoff r-pyimofl выходов-реверсивного счетчика, а выход блока ) формировани  иптерналов со 1дино1 с входом счетчика.