SU1339579A1 - Устройство дл моделировани конечного узла графа - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, в частности к решению на графах задач, свод щихс  к задаче коммиво жера. Целью изобретени   вл етс  расширение функцио- нальных возможностей устройства за счет, возможности определени  веса пути коммиво жера. Б устройство дл  моделировани  конечного узла, содержащее первый 2, второй 8 и третий 22 элементы ШШ, генератор импульсов 10, модель вход щих ветвей 1, вьшолненную в виде регистра пам ти, модель пути 12, выполненную в виде регистра сдвига , распределитель импульсов 6, первую группу элементов И 7, вторую группу элементов И 17, триггер 5, первый сл со со о ел со

Description

13

регистр пам ти 13, элемент задержки 24, схему сравнени  19, блок ключей 20 и сумматор 18, введены второй регистр пам ти 21, второй триггер 3, три элемента И 4, 9 и 15, счетчик 11, группа элемент ов ИЛИ 14 и ключи 16 и 23. Устройство осуществл ет запись в Каждый поступающий код признака вет

1

Изобретение относитс  к вычислительной технике, в частности к решению на графах задач, свод пщхс  к задаче коммиво жера.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности определени  веса пути коммиво жер.а.

На чертеже представлена функционална  схема устройства дл  моделировани  конечного узла,

Устройство содержит модель 1 вход щих ветвей, вьшолненную в виде разр дного ( гь число вход щих в узел ветвей графа) регистра пам ти, первый элемент ИЛИ 2, триггер 3, элемент И 4, триггер 5, распределитель 6 импульсов, первую группу из ц элементов И 7, второй элемент ИЛИ 8, элемент И 9, генератор 10 импульсов, счетчик 11, модель 12 пути, выполненную в видте (R+1)-разр дного (R - число ветвей графа) регистра сдвига, первьй R-разр дный регистр 13 пам ти группу из (R-1) элементов ИЛИ 14 (причем число входов элемента ИЛИ 14, соответствующего какому-либо узлу графа равно числу вход щих.в этот узел ветвей ), элемент И 15, ключ 16, вторую 17 группу элементов И, сумматор 18, схему 19 сравнени , блок 20 ключей, второй регистр 21 пам ти, третий элемент ИЛИ 22, ключ 23, элемент 24 задержки ,

Первоначально устанавливают в нулевое состо ние регистры 1, 12 и 21, триггеры 3 и 5, распределитель 6, счетчик 11, в регистр 13 записывают вес, заведомо больший возможного в-е

39579

ви, по которой пришел код в узел, определение веса пройденного пути; уничтожение очередного поступившего кода, если вес его пути не меньте веса пути пр-едыдущего кода; определение по истечении заданного времени

t моделировани  ветвей и веса пути коммиво жера . 1 ил.

0

0

0

са первого пришедшего в узел кода. На входы задани  весов ветвей графа подают коды весов. Ключ 16 закрыт, ключ 23 - открыт.

Устройство работает следующим образом .

При поступлении на какой-либо информационный вход устройства (например , на 1-й) первого кода, на нулевой позиции которого присутствует единичный сигнал - маркер начала кода и некоторое число единиц на позици х, соответствующих номерам ветвей пройденного кодом пути, маркер записывает единицу в 1-й разр д регистра 1. Пройд  через элемент ИЛИ 2, маркер поступает на единичньш вход триггера 3, единичньш сигнал с выхода которого запускает генератор 10. Кроме того маркер перебрасывает в единичное состо ние триггер 5; элемент И 4 открываетс  и импульсы генератора 10 начинают поступать на вход распределител  6, который поочередно выдает сигналы на свои выходы. При вьщаче единичного сигнала на вход 1-го элемента И 7 единичный сигнал поступает на вход элемента ИЛИ 8, на выход которого проходит поступивший в узел код с записанной на 1-й позиции единицей с соответственно 1-й ветви, по которой код поступил в узел. С выхода элемента ИЛИ 8 код разр д за разр дом (впереди маркер) поступает на информационный вход регистра 12 и записьшаетс  в нем под воздействием сдвинутых тактовых импульсов генератора 10, поступающих на вход сдвига регистра 12 через элемент И 9, открытый единичным потенциалом с выхода триггера 5, Им . 1339579

пульс с (R+l)-ro выхода распределител  6 своим задним фронтом обнул ет регистр 1 и триггер 5, подготавлива  их к поступлению в узел очередного кода. При этом закрьшаютс  элементы И 4 и 9 дл  прохода импульсов генератора 10.

Единичные или нулевые (соответственно пройденным или непройденным ко- Q жки обнул ет регистр 12.

Очередной поступивший в конечный узел код обрабатываетс  аналогично, только вес его пути может быть как меньше веса пути предыдущего кода, так и не меньше. В последнем случае схема 19 сравнени  выдает на выход Больше или равно сигнал, которьш рез элемент ИЛИ 22 и элемент 24 зад

дом ветв м графа) потенциалы с разр дных выходов регистра 12 поступают на соответствующие информационные входы регистра 21 и соответствующие первые входы, блока 17 элементов И, на вторые входы которого поступают коды весов ветвей графа. На третий вход блока 17 элементов И поступает единичный сигнал с (R+l)-ro (маркерного ) выхода регистра 12. Кроме того , все разр дные выходы регистра 12, соответствующие ветв м вход щим в какой-либо i-й (г 1,R) узел графа , подключены к выходам i-ro элемента ИЛИ 14 (кроме выходов, соответствующих ветв м, вход щим в конечный узел). Если код прощел все узлы графа , то на выходах всех элементов ИЛИ 14 по вл етс  единичный потенциал, которьй через элемент И 15 поступает на управл ющий вход ключа 16 так, что единичный сигнал с (R+l)-ro (маркерного ) разр да регистра 12 проходит на третий вход блока 17. При этом коды весов ветвей, через которые прощел данный код, поступают на вход сумма- тори 18, которьш выдает вес пути на первый вход схемы 19 сравнени  и информационный вход блока. 20 ключей.

На второй вход схемы 19 сравнени  поступает записанный первоначально в регистр 13 заведомо больший вес, поэтому схема 19 сравнени  выдает сигнал на выход Меньше, которьй поступает на управл ющий вход блока 20 ключей, через информационные входы которого вес пути, пройденного первым кодом, записьшаетс  в регистр 13. Этот же сигнал поступает на вход записи регистра 11, который копирует содержимое регистра 12, а через элемент ИЛИ 22 - на установочньй вход регистра 12, обнул   его.

Таким образом, если первый постуЕсли же записанный в регистр 12 код не прощел все узлы графа, то на выходе элементы И 15 присутствует н левой потенциал, при котором ключ 2

5 открыт, и единичньш сигнал с (R+l)выхода регистра 12 через ключ 23,эле мент ИЛИ 22 и элемент 24 задержки о нул ет регистр 12.

После истечени  установленного в

2Q мени приема кодов счетчик 11 выдает сигнал переполнени , которьш поступает на вход останова генератора 10 прекраща  выдачу им импульсов, и на выход окончани  работы устройства.

25 При этом в регистрах 21 и 13 записа соответственно номера ветвей и вес пути коммиво жера.

30

35

40

45

50

ормула изобретени

Устройство дл  моделировани  конечного узла графа, содержащее пер- вьй, второй и третий элементы ИЛИ, нератор импульсов, модель вход щих ветвей, выполненную в виде регистра пам ти, модель пути, выполненную в виде регистра сдвига, распределител импульсов, первую группу элементов вторую группу элементов И, триггер, первый регистр пам ти, элемент задержки , схему сравнени , блок ключе и сумматор, причем каждый i-й вход (, 2,...,R,гдe R - число ветвей графа) первого элемента ИЛИ объединить с i-M входом группы информацио ных входов регистра пам ти модели вход щих ветвей и  вл етс  i-м входо группы информационных входов устройства , каждьй i-й выход группы выходо регистра пам ти модели вход щих ветвей подключен к первому входу i-ro элемента И первой группы, установоч ный вход регистра пам ти модели вход щих ветвей подключен к (К+1)-му выхо

пивщий код прощел все узлы графа, то g ду распределител  импульсов, каждый

единицы (признаки ветвей пути) записываютс  в регистре 21, вес пути - в регистре 13, а регистр 12 обнулен дл  приема нового кода.

1-й выход группы выходов которого по ключен к второму входу i-ro элемент И первой группы, выход каждого i-го элемента И первой группы подключен к

жки обнул ет регистр 12.

Очередной поступивший в конечный узел код обрабатываетс  аналогично, только вес его пути может быть как меньше веса пути предыдущего кода, так и не меньше. В последнем случае схема 19 сравнени  выдает на выход Больше или равно сигнал, которьш через элемент ИЛИ 22 и элемент 24 задерЕсли же записанный в регистр 12 код не прощел все узлы графа, то на выходе элементы И 15 присутствует нулевой потенциал, при котором ключ 23

открыт, и единичньш сигнал с (R+l)ro выхода регистра 12 через ключ 23,элемент ИЛИ 22 и элемент 24 задержки обнул ет регистр 12.

После истечени  установленного времени приема кодов счетчик 11 выдает сигнал переполнени , которьш поступает на вход останова генератора 10, прекраща  выдачу им импульсов, и на выход окончани  работы устройства.

При этом в регистрах 21 и 13 записаны соответственно номера ветвей и вес пути коммиво жера.

0

5

0

5

0

ормула изобретени 

Устройство дл  моделировани  конечного узла графа, содержащее пер- вьй, второй и третий элементы ИЛИ, генератор импульсов, модель вход щих ветвей, выполненную в виде регистра пам ти, модель пути, выполненную в виде регистра сдвига, распределитель импульсов, первую группу элементов И, вторую группу элементов И, триггер, первый регистр пам ти, элемент задержки , схему сравнени , блок ключей и сумматор, причем каждый i-й вход (, 2,...,R,гдe R - число ветвей графа) первого элемента ИЛИ объединить с i-M входом группы информационных входов регистра пам ти модели вход щих ветвей и  вл етс  i-м входом группы информационных входов устройства , каждьй i-й выход группы выходов регистра пам ти модели вход щих ветвей подключен к первому входу i-ro элемента И первой группы, установочный вход регистра пам ти модели вход щих ветвей подключен к (К+1)-му выходу распределител  импульсов, каждый

1-й выход группы выходов которого подключен к второму входу i-ro элемента И первой группы, выход каждого i-го элемента И первой группы подключен к

i-му входу второго элемента ШШ, (К+1)-й вход которого подключен к выходу первого элемента ИЛИ, выход второго элемента ИЛИ подключен к информационному входу регистра сдвига модели пути, установочный вход которог подключен к выходу элемента задержки вход элемента задержки подключен к выходу третьего элемента ИЛИ, первый вход которого подключен к выходу Больше или равно схемы сравнени , первьй вход схемы сравнени  подключен к выходу первого регистра пам ти вход которого подключен к выходу блока ключей, управл ющий вход которого подключен к выходу Меньше схемы сравнени , информационный вход блока ключей и второй вход схемы сравнени  объединены и подключены к выходу сумматора , каждый i-й вход группы вхо до-в которого подключен к выходу i-ro элемента И второй группы, первый вход каждого i-ro элемента И второй группы подключен к выходу i-ro разр да регистра сдвига модели пути, вторые входы элементов И второй группы  вл ютс  входами задани  весов ветвей устройства, о тлич аю- щ е е с   тем, что, с целью расширени  функциональных возможностей усройства за счет обеспечени  возможноти определени  веса пути коммиво жера , в устройство введены второй регистр пам ти, второй триггер, первый второй и третий элементы И, счетчик, группа элементов ИЛИ, первый и второй ключи, вход разрешени  записи второго регистра пам ти подключены в выходу Меньше схемы сравнени , каждый i-й вход группы информационных входов третьего регистра пам ти подключен к выходу i-ro разр да (i 1, 2,,,.,R) регистра сдвига модели пути, выход Меньше схемы сравнени  подключен к второму входу третьего элемента ИЛИ, третий вход которого

Редактор Е, Папп

Составитель Т.Сапунова

Техред М.Дадык Корректор С.Черни

Заказ 4224/40 Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий И3035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

подключен к выходу рторого ключа,.управл ющие первого и второго ключей обт единены и подключены к выхо- ду (К+1)-Г о разр да регистра сдвига модели пути, информационные входы первого и второго ключей объединены и подключены к выходу элемента И, выход первого ключа подключен к третьим входам всех элементов И второй группы, каждый j-й вход третьего элемента И подключен к выходу j-ro элемента ИЛИ группы (j 1, 2,..., N, где N - число узлов графа;

N R), каждый из входов j-ro элемента ИЛИ группы подключен к выходу соответствующего разр да из j-й подгруппы разр дных выходов регистра сдвига модели пути, вход сдвига ко-

торого подключен к выходу первого

элемента И, первый вход которого подключен к выходу первого триггера, вход установки в О первого триггера подключен к.(К+1)-му выходу распределител  импульсов, вход установки в I первого триггера подключен к выходу первого элемента ИЛИ, выход пе.рвого триггера подключен к первому входу второго элемента И, второй вход которого подключен к выходу последовательности тактовых импульсов генератора импульсов, выход второго элемента И подключен к входу распределител  импульсов, второй вход первого элемента И подключен к выходу последовательности сдвинутых тактовых импульсов генератора импульсов, выход последовательности тактовых импульсов генератора импульсов подключен к входу счетчика, выход которого подключен к входу останова генератора импульсов и  вл етс  выходом окончани  работы устройства, вход запуска генератора импульсов подключен к выходу

второго триггера, вход которого подключен к выходу первого элемента ИЛИ.

Claims (5)

1. Формула изобрет

   Устройство для моделирования конечного узла графа, содержащее первый, второй и третий элементы ИЛИ, генератор импульсов, модель входящих ветвей, выполненную в виде регистра памяти, модель пути, выполненную в виде регистра сдвига, распределитель импульсов, первую группу элементов И, вторую группу элементов И, триггер, первый регистр памяти, элемент задержки, схему сравнения, блок ключей и сумматор, причем каждый i-й вход (i = 1,
2. 2,...,Л,где R - число ветвей графа) первого элемента ИЛИ объединить с i-м входом группы информационных входов регистра памяти модели входящих ветвей и является i-м входом группы информационных входов устройства, каждый i-й выход группы выходов регистра памяти модели входящих ветвей подключен к первому входу i-ro элемента И первой группы, установочный вход регистра памяти модели входящих ветвей подключен к (R+1)-My выходу распределителя импульсов, каждый i-й выход группы выходов которого подключен к второму входу i-ro элемента И первой группы, выход каждого i-ro элемента И первой группы подключен к i-му входу второго элемента ИЛИ, (R+lj-й вход которого подключен к выходу первого элемента ИЛИ, выход второго элемента ИЛИ подключен к инфор- , мационному входу регистра сдвига модели пути, установочный вход которого подключен к выходу элемента задержки, вход элемента задержки подключен к выходу третьего элемента ИЛИ, первый и вход которого подключен к выходу Больше или равно схемы сравнения, первый вход схемы сравнения подключен к выходу первого регистра памяти, вход которого подключен к выходу бло- 1 ка ключей, управляющий вход которого подключен к выходу Меньше схемы сравнения, информационный вход блока ключей и второй вход схемы сравнения . объединены и подключены к выходу сум- 2ι матора, каждый i-й вход группы входов которого подключен к выходу i-ro элемента И второй группы, первый вход каждого i-ro элемента И второй группы подключен к выходу i-ro раз- ² ряда регистра сдвига модели пути, вторые входы элементов И второй группы являются входами задания весов ветвей устройства, о тлич ающ е е с я тем, что, с целью расши-
3. 3' рения функциональных возможностей устройства за счет обеспечения возможности определения веса пути коммивояжера, в устройство введены второй регистр памяти, второй триггер, первый, з второй и третий элементы И, счетчик, группа элементов ИЛИ, первый и второй ключи, вход разрешения записи Второго регистра памяти подключены в выходу Меньше схемы сравнения, 41 каждый i-й вход группы информационных входов третьего регистра памяти подключен к выходу i-ro разряда (i= - 1, 2,...,R) регистра сдвига модели пути, выход Меньше схемы сравнения
4. 4! подключен к второму входу третьего элемента ИЛИ, третий вход которого подключен к выходу второго ключа, управляющие входы первого и второго ключей объединены и подключены к выходу (R+l)-ro разряда регистра сдвига модели пути, информационные входы первого и второго ключей объединены и подключены к выходу третьего элемента И, выход первого ключа подключен к третьим входам всех элементов И второй группы, каждый j-й вход третьего элемента И подключен к выходу j-ro элемента ИЛИ группы (j = 1, 2,..., N, где N - число узлов графа;
5. 5 N < R), каждый из входов j-ro элемента ИЛИ группы подключен к выходу соответствующего разряда из j-й подгруппы разрядных выходов регистра сдвига модели пути, вход сдвига которого подключен к выходу первого элемента И, первый вход которого подключен к выходу первого триггера, вход установки в О первого триггера подключен к.(Л+1)-му выходу распределителя импульсов, вход установки в 1 первого триггера подключен к выходу первого элемента ИЛИ, выход первого триггера подключен к первому входу второго элемента И, второй вход которого подключен к выходу последовательности тактовых импульсов генератора импульсов, выход второго элемента И подключен к входу распределителя импульсов, второй вход первого элемента И подключен к выходу последовательности сдвинутых тактовых импульсов генератора импульсов, выход последовательности тактовых импульсов генератора импульсов подключен к входу счетчика, выход которого подключен к входу останова генератора импульсов и является выходом окончания работы устройства, вход запуска генератора импульсов подключен к выходу второго триггера, вход которого подключен к выходу первого элемента ИЛИ.