SU1376246A1 - Устройство дл исправлени стираний - Google Patents
Устройство дл исправлени стираний Download PDFInfo
- Publication number
- SU1376246A1 SU1376246A1 SU864119651A SU4119651A SU1376246A1 SU 1376246 A1 SU1376246 A1 SU 1376246A1 SU 864119651 A SU864119651 A SU 864119651A SU 4119651 A SU4119651 A SU 4119651A SU 1376246 A1 SU1376246 A1 SU 1376246A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- register
- outputs
- decision block
- elements
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к радиотехнике , электросв зи, может использоватьс в аппаратуре передачи данных дл исправлени стираний и позвол ет упростить устройство. Стертые разр ды кодовой комбинации, записанной в регистре 1, корректируютс сигналами с выхода генератора 2, и после исправлени кодова комбинаци ввдаетс получателю. Устройство содержит регистр 1, генератор 2 кодов , распределитель 3 импульсов, вычислитель 4 синдромов и решающий
Description
Изобретение относитс к радиотехнике , электросв зи и может использоватьс в аппаратуре передачи данных.
Целью изобретени вл етс упрощение и повышение надежности устройства .
На фиг. 1 приведена структурна схема устройства дл исправлени стираний; на фиг. 2 - функциональна схема реш илцего блока.
Устройство содержит Сфиг.1) бу- ферньй регистр 1, генератор 2 кодов, распределитель 3, импульсов, вычислитель 4 синдромов и решающий блок 5, имеющий элементы б, -6 И и триггеры 7, -7,.
-устройство работает следунлцим образом .
В начале работы триггеры 7 устанавливаютс в исходное (нулевое) состо ние. Кодова комбинаци запи- сьшаетс в регистр 1.и поступает на входы вычислител 4.
Если во врем записи кода в ре- гистр 1 поступает сигнал стирани 0 , он запоминаетс в том триггере 7 блока 5, номер которого соответствует пор дковому номеру стертого сигнала в кодовой комбинации, так как на синхровход только этого триггера 7 подаетс 1 с распределител 3, в то врем как единичный сигнал стирани подаетс на входы всех триггеров 7.
На выходах генератора 2 по вл ютс испытательные сигналы, которые подставл ютс в регистре 1 на место стертых, так как только дл этих сигналов соответствующий триггер 7 находитс в единичном состо нии и испытательный сигнал может пройти через соответствующий открытый элемент И 6. После записи очере,цной испытательной комбинации в регистр 1 вычислитель 4 вычисл ет синдром записанной в регистре 1 комбинации. Как только вычислитель 4 вычислит нулевой , синдром, он сигналом со своего выхода останавливает работу генератора 2..
Записанна в регистр 1 кодова комбинаци , имеюща нулевой синдром, считаетс прин той и вьщаетс полу- чателю.
Таким образом, введение решающего блока 5 позвол ет упростить устройство .
Claims (2)
1.Устройство дл исправлени стираний, содержащее регистр, первый
вход которого вл етс информационным входом устройства, выходы регистра соединены с соответствующими входами вычислител синдромов и вл ютс первыми выходами устройства, вы
ход вычислител синдромов соединен с входом генератора кодов и вл етс вторым выходом устройства, и распределитель импульсов, отличающеес тем, что, с целью повышени надеж::ости устройства,в него введен решаюсщй блок, выходы-распределител импульсов и генератора кодов соединены соответственно с соответствующими первыми и вторыми входами решающего блока, выходы которого соединены с соответствующими вторыми входами регистра, третий и четвертый входы решающего блока вл ютс соответственно управл ющим и установочным входами устройства.
2.Устройство по п.1, о т л и - чающее с тем, что решающий блок содержит элементы И и триггеры , выходы триггеров соединены с
первыми входами одноименных элементов И, тактовые входы триггеров и вторые входы элементов PI вл ютс соответственно первыми и вторыми входами решающего блока, информационные входы триггеров объединены и вл ютс третьим входом решающего блока, входы установки в О триггеров объединены и вл ютс четвертым входом решающего блока, выходы
элементов И вл ютс выходами решающего блока.
К блоку 1
От SAOKO 3 Фиг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864119651A SU1376246A1 (ru) | 1986-06-10 | 1986-06-10 | Устройство дл исправлени стираний |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864119651A SU1376246A1 (ru) | 1986-06-10 | 1986-06-10 | Устройство дл исправлени стираний |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1376246A1 true SU1376246A1 (ru) | 1988-02-23 |
Family
ID=21257370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864119651A SU1376246A1 (ru) | 1986-06-10 | 1986-06-10 | Устройство дл исправлени стираний |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1376246A1 (ru) |
-
1986
- 1986-06-10 SU SU864119651A patent/SU1376246A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Я 634469, кл. Н 03 М 13/00, 1977. Авторское свидетельство СССР № 786030, кл. Н 03 М 13/00, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1376246A1 (ru) | Устройство дл исправлени стираний | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
SU930335A2 (ru) | Устройство дл предотвращени ошибок в системах передачи данных | |
SU1437987A1 (ru) | Цифровой временной дискриминатор | |
SU1083387A1 (ru) | Декодер циклического кода с исправлением ошибок и стираний | |
GB2051523A (en) | Circuit arrangements for measuring the maximum levels of code signals at the outputs of a multiplexing apparatuses of telecommunication systems | |
SU663120A1 (ru) | "Устройство дл исправлени ошибок в системах передачи дискретной информации | |
SU1376087A1 (ru) | Устройство дл тестового контрол и диагностики цифровых модулей | |
SU651479A2 (ru) | Устройство исправлени стираний | |
SU1220128A1 (ru) | Устройство дл декодировани двоичного кода | |
SU1651354A1 (ru) | Программируемый трансверсальный фильтр | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1184077A1 (ru) | Многоканальный формирователь серий импульсов | |
SU1509902A2 (ru) | Устройство дл обнаружени ошибок при передаче кодов | |
SU396826A1 (ru) | Устройство исправления стираний | |
SU1177920A1 (ru) | Устройство дл измерени коэффициента ошибок в цифровых системах передачи | |
SU1350840A1 (ru) | Устройство дл приема одиночных команд | |
SU1394422A1 (ru) | Устройство одновременного контрол п-импульсных последовательностей в реальном масштабе времени | |
SU1478366A1 (ru) | Устройство передачи информации псевдослучайными сигналами | |
SU896777A2 (ru) | Устройство дл исправлени ошибок в системах передачи дискретной информации | |
SU1425751A1 (ru) | Приемное устройство телеизмерительной системы | |
SU696625A1 (ru) | Устройство приема дискретной информации дл систем с решающей обратной св зью | |
SU1670797A1 (ru) | Устройство ввода и кодировани информации | |
SU1241507A1 (ru) | Фазоимпульсный дискриминатор |