SU1184077A1

SU1184077A1 - Многоканальный формирователь серий импульсов

Info

Publication number: SU1184077A1
Application number: SU833639943A
Authority: SU
Inventors: Юрий Макарович Лиховид; Леонтий Афанасьевич Восколович
Original assignee: Likhovid Yurij M; Voskolovich Leontij A
Priority date: 1983-09-07
Filing date: 1983-09-07
Publication date: 1985-10-07

Abstract

МНОГОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ СЕРИЙ ИМПУЛЬСОВ, содержащий генератор импульсов, S триггеров, делитель частоты, блок управлени , коммутатор, отличающийс тем, что, с целью расширени функциональных возможностей,в него введены блок оперативной пам ти и распределитель импульсов, вход которого соединен с выходом генератора импульсов, а N -выходы соединены соответственно с С -входами N триггеров и с адресными входами блока оперативной пам ти, первый выход распределител импульсов соединен с С-входом делител частоты, адресные и информационные входы блока оперативной пам ти соединены с соответствующими выходами блока управлени , а вход управлени блока оперативной пам ти подключен к управл ющему выходу блока управлени , выходы блока оперативной пам ти соединены с управл ющими входами коммутатора , выход коммутатора соединен с сл D-входами N триггеров, информационные входы коммутатора подключены к выходам делител частоты.

Description

00

и о ч . Изобретение относитс к импульсной технике и может быть использова но в многоканальных цифровых преобразовател х , измерительных приборах системах автоматического управлеНИН и систамах передачи данньк. Цель изобретени - расиирение функциональных возможностей формиро вател за счет одновременного формировани нескольких серий импульсо и программировани параметров - час тоты следовани импульсов на задан ном выходе формировател . На фигi1 представлена блок-схема многоканального формировател сери импульсов; на фиг.2 - реализаци блока управлени многоканального формировател , серий импульсов- на фиг.З - временные диаграммы работы многоканального формировател серий импульсов. Многоканальный формирователь серий импульсов содержит (фиг.1) N триггеров 1.1,...,1.П, генератор 2 импульсов, делитель 3 Частоты, блок 4 управлени , коммутатор 5, распределитель 6 и блок 7 оперативной пам ти, выходные шины 8.1,..., 8.П, вход 9 задани режима работы блока 7 оперативной пам ти,поступающего с блока 4 управлени , причем выход генератора 2 импульсов через распределитель 6 соединен с С-входами триггеров 1, с адресными входами блока 7 и С-входом делител 3 частоты, выходы которого соединены с информационными входами коммутатора 5, управл ющие входы которого соединены с выходами блока 7, информационные входы-которого соединены с выходами блока 4 управлени , выход коммутатора 5 соединен с D-входами триггеров 1. Блок. 4 управлени (фиг.2) содержит регистр 10 задани значений частоты следовани импульсов, регистр 11 задани номера канала, первую 12 и вторую 13 группы элементов И и элемент ИЛИ 14, причем выходы регистра 10 соединены с первьми входами элементов И группы 12, вторые входы которых соединены с вы ходом элемента ИЛИ 14, выходы регистра 11 соединены через элементы И группы 13 с входами элемента ИЛИ 14, вторые входы элементов группы И 13 соединены с выходами блока 6. Многоканальный формирователь серий импульсов работает следующим , образом. На вход 9 блока 7 с блока 4 управлени поступает нулевой уровень сигнала, обеспечивающий режим считывани информации с блока 7 оперативной пам ти. Генератор 2 импульсов формирует серию импульсов (фиг.Зи), котора поступает на вход распределител 6. Последний в свою очередь формирует на своих выходах N неперекрьшающихс серий импульсов (ФИГ.ЗБ.Э) единичного уровн . Один из выходов распределител 6 подключен к входу N-разр дного делител 3 частоты, в результате чего под воздействием импульсов единичного уровн (фиг.ЗЭ), формируемых распределителем 6, переключаютс разр ды N-разр дного делител 3 частоты (фиг .3 е, U). Импульсы единичного уровн с выходов распределител 6 поступают на адресные входы блока 7 i и на С-входы соответствующих триггеров 1.1,...,1.п, подготавлива их к приему информации. При этом первому выходу распределител 6 соответствует нулева чейка блока 7 оперативной пам ти и первый триггер 1.1; второму выходу распределител 6 - перва чейка пам ти блока 7 оперативной пам ти и второй триггер 1.2 и т.д., т.е. N-му выходу распределител б соответствует последн чейка пам ти блока 7 и Ытй триггер 1.п. Единичный уровень очередного импульса выхода распределител 6 на адресном входе блока 7 оперативной пам ти выбирает и считывает его соответствующую чейку, в которой хранитс код подключаемого выхода N-разр дного делител 3 частоты. Этот код с выходов блока 7 оперативной пам ти поступает на управл ющие входы коммутатора 5 и подключает заданньп кодом выход N-разр дного делител частоты к D-входам триггеров 1.1,...,1.п. При этом на выходе коммутатора 5 уровень сигнала соответствует состо нию подключенного в данный момент времени выхода N-разр дного делител 3 частоты (фиг.3м). Состо ние выхода коммутатора 5 регистрируетс в том из тригге3 1

ров 1 .1,...1.n, на С-входе которого в данный момент времени имеетс единичный уровень сигнала. В момент формировани заднего фронта этого сигнала на С-входе соответствующего триггера 1 состо ние сигнала выхода коммутатора-5,а следовательно, заданного выхода N-разр дного делител частоты, запоминаетс в триггере 1 и хранитс там до момента очередного цикла записи в этот же триггер 1. Так как период повторени импульсов на выходах распределител 6 меньше, чем период повторени импульсов на любом из выходов N-разр дного делител 3 частоты, то частота изменени состо ний триггеров 1.1,...,1.П при перезапи840774

си в них состо ний выходов N pa3р дного делител 3 частоты равна частоте переключени соответствующих разр дов последнего. J Управление работой коммутатора 5 осуществл етс в результате подачи на его управл ющие входы сигналов , закодированных в позиционном или в двоичных кодах.

Задание параметров, формируемых серий импульсов, производитс прч., помощи блока 4 управлени и блока 7 оперативной пам ти.Параметрами формируемых серий импульсов вл ютс частота следовани импульсов и номер выхода формировател (номер канала).

т- . :...

L n1rrH1

I/

- IZ

-

tit

Наёхобы CO..,CN5л.7 t ,.. t t

С ёыходо5 Ъл.6

Ьш:г.

иг.г

Claims

МНОГОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ СЕРИЙ ИМПУЛЬСОВ, содержащий генератор импульсов, N триггеров, делитель частоты, блок управления, коммутатор, отличающий-) с я тем, что, с целью расширения функциональных возможностей,в него введены блок оперативной памяти и распределитель импульсов, вход кото- рого соединен с выходом генератора импульсов, а N -выходы соединены соответственно с С -входами N триггеров и с адресными входами блока оперативной памяти, первый выход распределителя импульсов соединен с С-входом делителя частоты, адресные и информационные входы блока оперативной памяти соединены с соответствующими выходами блока управления, а вход управления блока оперативной памяти подключен к управляющему выходу блока управления, выходы блока оперативной памяти соединены с управляющими входами коммутатора, выход коммутатора соединен с D-входами N триггеров, информационные входы коммутатора подключены к выходам делителя частоты.

,,.SU „„1184077

1 1184077 2