SU696625A1 - Устройство приема дискретной информации дл систем с решающей обратной св зью - Google Patents

Устройство приема дискретной информации дл систем с решающей обратной св зью

Info

Publication number
SU696625A1
SU696625A1 SU782605842A SU2605842A SU696625A1 SU 696625 A1 SU696625 A1 SU 696625A1 SU 782605842 A SU782605842 A SU 782605842A SU 2605842 A SU2605842 A SU 2605842A SU 696625 A1 SU696625 A1 SU 696625A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
error detection
input
block
Prior art date
Application number
SU782605842A
Other languages
English (en)
Inventor
Виктор Григорьевич Коршун
Владимир Афанасьевич Талалаев
Original Assignee
Военная Ордена Ленина Краснознаменная Академия Им.С.М.Буденного
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Ордена Ленина Краснознаменная Академия Им.С.М.Буденного filed Critical Военная Ордена Ленина Краснознаменная Академия Им.С.М.Буденного
Priority to SU782605842A priority Critical patent/SU696625A1/ru
Application granted granted Critical
Publication of SU696625A1 publication Critical patent/SU696625A1/ru

Links

Landscapes

  • Noise Elimination (AREA)

Description

Устройство приема дискретной информации содержит накопитель 1, блок 2 обнаружени  ошибок, датчик 3 управл ющих, сигналов, элемеит И 4, элементы ИЛИ 5, 6, формирователь 7 сигнала обратной св зи, блок 8 ,
распределитель 9 записи; блок 10 пам ти.
Устройство работает следующим образом.
В исходном состо нии блок 8 счетчиков установлен в начальное состо ние и запись комбинаций в блок 10 пам ти разрешена через нулевой вход. Если комбинаци  прин та с обнаруженной ошибкой, то на выходе блока 2 обнаружени  по вл етс  сигнал, который поступает на датчик 3, блок счетчиков 8 и формирователь 7. При этом в датчике 3 формируетс  сигнал, обеспечиваюший стирание записанной в накопителе 1 комбинации, в формирователе 7 генерируетс  сигнал Запрос и в соответствуюшем счетчике блока 8 счетчиков отмечаетс  факт искажени  прин той комбинации.
Если в прин той комбинации не обнаружено ошибок, то с выхода блока 2 обнаружени  ошибок поступает соответствуюл ий сигнал, по которому формирователь 7 генерирует сигнал Подтверждение, а датчик 3 разрешает запись к-элементной кодовой комбинации из накопител  1 через распределитель 9 в регистр (i + 1) блока 10 пам ти, где i - число искажений прин той комбинации.
Если одна и та же комбинаци  будет искажена m + 1 раз, то на выходе блока В счетчиков по витс  сигнал, который поступает на все регистры блока 10 пам ти, останавлива  продвижение записанной в них информации и на вход формировател  7, обеспечива  формирова ние сигналов Запрос на все последуюидие п - комбинации. Таким образом, устройство прием переходит в режим работы с блокировкой.После того, как будет безошибочно прин та комбинаци , вызвавша  смену режима работы, через т-и выход распределител  9 она будет записана в последний регистр блока 10 пам ти через элемент ИЛИ 6 и выдана получателю. На
данную комбинацию посылаетс  сигнал Подтверждение и счетчик блока 8 счетчиков, в котором было подсчитано число искажений этой комбинации, устанавливаетс  в начальное состо ние . Устройство возвращаетс  в исходный режим работы.

Claims (1)

  1. Формула изобретени 
    Устройство приема дискретной информации дл  систем с решающей обратной св зью, содержащее объединенные по входу накопитель и блок обнаружени  ошибок, причем выход накопител  непосредственно, а выход блока обнаружени  ошибок через датчик управл ющих сигналов подкл очены ко входам элемента И, а также последовательно соединенные элемент ИЛИ и формирователь сигнала обратной св зи, при этом выход блока обнаружени  ошибок подключен к одному из входов элемента ИЛИ, отличающеес  тем, что, с целью повышени  помехоустойчивости, введены последовательно соединенные блок счетчиков и распределитель записи, выходы которого подключены к m последовательно соединенным между собой цеп ми , кажда  из которых состоит из последовательно соединенных блока пам ти и элемента ИЛИ при этом выход элемента И подключен к другому входу распределител  записи, один выход которого подключен к одному из входов первого блока пам ти, другой вход которого, объединенный с цруттлм  входами блоков пам ти и с выходом блока счетчиков, подключен к другому входу элемента ИЛИ, а к входу блока счетчиков подключен выход блока обнаружени  ошибок.
    Источники информации, прин тые во внимание при экспертизе 1. Власов В. А., Жирный П. И. и др. Аппаратура передачи данных Кольцо-АК, Л., ВОЛКАС им. С. М. Будённого, 1974 (прототип).
    8
SU782605842A 1978-04-17 1978-04-17 Устройство приема дискретной информации дл систем с решающей обратной св зью SU696625A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782605842A SU696625A1 (ru) 1978-04-17 1978-04-17 Устройство приема дискретной информации дл систем с решающей обратной св зью

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782605842A SU696625A1 (ru) 1978-04-17 1978-04-17 Устройство приема дискретной информации дл систем с решающей обратной св зью

Publications (1)

Publication Number Publication Date
SU696625A1 true SU696625A1 (ru) 1979-11-05

Family

ID=20760321

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782605842A SU696625A1 (ru) 1978-04-17 1978-04-17 Устройство приема дискретной информации дл систем с решающей обратной св зью

Country Status (1)

Country Link
SU (1) SU696625A1 (ru)

Similar Documents

Publication Publication Date Title
SU696625A1 (ru) Устройство приема дискретной информации дл систем с решающей обратной св зью
SU1705876A1 (ru) Устройство дл контрол блоков оперативной пам ти
US4606057A (en) Arrangement for checking the counting function of counters
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU510736A1 (ru) Устройство дл приема команд телеуправлени
SU720507A1 (ru) Буферное запоминающее устройство
SU1662012A1 (ru) Устройство дл обнаружени ошибок в несистематическом сверточном коде
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1249583A1 (ru) Буферное запоминающее устройство
SU1119057A1 (ru) Тренажер радиотелеграфиста
SU993329A1 (ru) Накопитель на магнитной ленте
RU1805548C (ru) Преобразователь последовательного кода в параллельный
SU643973A1 (ru) Устройство дл управлени накопителем на запоминающих элементах с неразрушающим считыванием информации
SU1372364A1 (ru) Устройство дл коррекции ошибок
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU1624535A1 (ru) Запоминающее устройство с контролем
SU1675948A1 (ru) Устройство дл восстановлени тактовых импульсов
SU535583A1 (ru) Устройство дл обработки телеизмерительной информации
SU1091211A1 (ru) Устройство дл обнаружени ошибок при передаче кодов
SU1059559A1 (ru) Устройство дл ввода информации с дискретных датчиков
SU1532958A1 (ru) Устройство дл приема и обработки информации
SU690646A1 (ru) Устройство дл передачи и приема дискретной информации
SU1501064A1 (ru) Устройство дл контрол последовательностей импульсов
SU938276A1 (ru) Устройство дл сопр жени источников информации с приемниками
RU1777149C (ru) Устройство дл моделировани процесса передачи информации