SU1325477A1 - Микропрограммное устройство дл управлени обменом управл ющей информацией в распределенной системе - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении управл ющих и вычислительных систем высокой производительности , в частности при организации процедур управлени  в систолических структурах. Цель изобретени  - расширение области применени  устройства за счет реализации транзитной передачи микрокоманд управлени . Микропрограммное устройство дл  управлени  обменом управл ющей информации в распределенной системе содержит блок Iпам ти микропрограмм, регистры адреса 2, микрокоманд 3 и приема 4, буферный запоминающий блок 5, коммутаторы адреса 6, выходной 7 и микрокоманд 8, генератор 9 констант, схему сравнени  10, блок 11 регистров , мультиплексор 12 логических условий , триггер 13 запуска, генератор 14 тактовых импульсов, третий 15.1, первый 15.2, второй 15,3, четвертый 15.4 и п тый 15.5 выходы генератора 14 тактовых импульсов, элемент 16 задержки, элементы И 17, 18 и 19, блоки 20 и 21 элементов И, первый 22, второй 23, третий 24, четвертый 25 элементы ИЛИ, одновибратор 26. Новыми в устройстве  вл ютс  шифратор 9 констант, регистр 4 приема, схема 10 сравнени , блок IIрегистров, элемент 16 задержки и выходной коммутатор 7, что позвол ет достигнуть цели изобретени . 2 з.п. ф-лы, 8 ил. (Л со to ел

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении управл ющих и вычислительных систем высокой производительности.

Целью изобретени   вл етс  расширение области применени  устройства за счет реализации транзитной передачи микрокоманд управлени .

На фиг. 1 представлена функциональна  схема микропрограммного устройства дл  управлени  и обмена управл ющей информацией в распределенной системе; на фиг. 2 - функциональна  схема буферного запоминающего блока; на фиг. 3 - функциональна  схема блока регистров; на фиг. 4 и 5 - формат микрокоманды обработки; на фиг. 6 - пример организации мультимикропрограммной управл ющей системы на основе однотипных устройств; на фиг. 7 и 8 - временна  диаграмма функционировани  устройства в различных режимах работы.

Микропрограмма (программа), выполн ема  устройством, состоит из двух подмножеств микрокоманд Mi и М2. Первый тип микрокоманд - Mi предназначен непосредственно дл  управлени  операционным устройством, например, арифметико-логическим блоком. Во врем  выполнени  микропрограммы устройство может выдавать на аналогичное микропрограммное устройство управлени  микрокоманды второго типа (М2), образующие микрокоманды передачи управлени . Формат данной микрокоманды представл етс  в виде

М2 т„р ф mt,

где т„р - номер (код) устройства-приемника информации;

ш/г - номер (код) микропрограммы, которую должно выполн ть устройство-приемник;

ф- знак контаденации (сцеплени ).

Каждому устройству, вход щему в муль- тимикропрограммную управл ющую систему присваиваетс  свой номер (идентификатор). Устройства, образующие систему, объедин ютс  в кольцевую структуру. Прэтому микрокоманда передачи управлени  с v-ro устройства (v 1,п) поступает на (v 1)-е, которое определ ет, ему ли предназначена поступивща  информаци . Определение принадлежности информации происходит путем сравнени  кода устройства-приемника информации с кодом-идентификатором устройства. При несовпадении этих кодов поступивша  информаци  «отправл етс  к (v+2) -му устройству и т.д. до совпадени  кодов. При совпадении кодов информаци  о номере микропрограммы заноситс  в буферный запоминающий блок. В данный блок заноситс  управл юща  информаци  как от аналогичных устройств, так и от супервизорного устройства (например, центрального процессора ). Обработка информации из буферного

запоминающего блока осуществл етс  в соответствии с правилом: «первым прищел - первым обслужен (организаци  типа FIFO). На фиг. 7 показано прохождение кода

операции от центрального процессора (ЦП) и реализации микропрограммы, после окончани  которой осуществл етс  сдвиг информации (нулевых кодов) в буферном запоминающем блоке. Кроме того, представлено поступление начального адреса микропрограммы (МП) от другого микропрограммного устройства управлени  (МПУУ). На фиг. 8 показана реализаци  микропрограммы, во врем  которой производитс  выдача начального адреса МП аналогичному МПУУ при

5 одновременной транзитной передаче двух начальных адресов МП через микропрограммное устройство управлени .

Микропрограммное устройство дл  управлени  и обмена управл ющей информа0 цией в распределенной системе (фиг. 1) содержит блок 1 пам ти микропрограмм, регистр 2 адреса, регистр 3 микрокоманд с пол ми: 3.1 - логических условий, 3.2 - модифицируемого разр да адреса, 3.3 - немо5 дифицируемой части адреса, 3.4 - операционным полем, 3.5 - признака передачи управлени , 3.6 - признака окончани  микропрограммы , 3.7 - признака конца работы устройства, регистр 4 приема, буферный запоминающий блок 5, коммутатор 6 адQ реса, выходной коммутатор 7, коммутатор 8 микрокоманд, генератор 9 констант, схему 10 сравнени , блок 11 регистров, мультиплексор 12 логических условий, триггер 13 запуска , генератор 14 тактовых импульсов, третий 15.1 первый 15.2, второй 15.3, четвер5 тый 15.4 и п тый 5.5 выходы генератора 14 тактовых импульсов, элемент 16 задержки , элементы И 17-19, блоки элементов И 20, 21, первый - четвертый элементы ИЛИ 22-25, одновибратор 26, первый 27 и второй 28 управл ющие входы

0 устройства, вход 29 настройки устройства, информационный вход 30 устройства, вход 31 кода операции устройства, вход 32 логических условий устройства, первый управл ющий выход 33 устройства, информацион ный выход 34 устройства, второй управл ющий выход 35 устройства.

Буферный запоминающий блок 5 (фиг. 2) содержит с первого 36.1 по К-й 36.К регистры , с первого 37 по (К-1)-й 37. К-1 коммутаторы , дешифратор 38, с первого 39.1 по

0 К-й 39. К-1 элементы И, элемент ИЛИ 40, триггер 41, элемент 42 задержки, группу 43.1-43.К элементов ИЛИ.

Блок 11 регистров (фиг. 3) содержит с первого 44.1 по N-й 44. N регистры, триггер 45, дешифратор 46, первую 47.1 -

5 47.N и вторую 48.1-48.N группы элементов И, группу 49.1-49.N элементов ИЛИ, с первого 50.1 по (N-1)-й 50.N-1 коммутаторы .

Формат микрокоманды обработки, определ емый пол ми регистра 3 микрокоманд (фиг. 4а), содержит поле, провер емое логическими услови ми (X), поле модифицируемого разр да адреса очередной микрокоманды (Ам), поле немодифицируемой части адреса (Ам) очередной микрокоманды, поле операционной части 04) микрокоманды, поле признака передачи микрокоманды управлени  (), поле признака конца микропрограммы (Мм), поле признака конца работы устройства (М)

Формат микропрограммы передачи управлени  (фиг. 46) отличаетс  тем, что поле операционной части разбито на два сегмента , первый из которых несет информацию о коде устройства приемника управл ющей информации (mnp), а второй - информацию о коде номера выполн емой микропрограммы (команды) - (т/г). Кроме того, в данном формате метка - признак передачи управлени  М„ 1.

При организации системы (фиг. 5) i-e микропрограммное устройство управлени  (МПУУ) (i 1, п) имеет следующие входы - выходы: X, - вход логических условий; V, - входы пуска-останова; Н, - вход настройки; Q, - вход кода операции; Y, - управл ющий выход.

Работа микропрограммного устройства возможна в трех режимах: режиме обработки «собственных микрокоманд; режиме выдачи микрокоманд управлени ; режиме приема и анализа микрокоманд управлени .

В исходном состо нии элементы пам ти устройства наход тс  в нулевом состо нии (за исключением разр да регистра 3 микрокоманд , определ ющего признак конца команды - поле 3.6) (цепи установки исходного состо ни  не показаны).

Перед началом функционировани  устройства производитс  его настройка путем подачи на вход 29 кода номера устройства. Данный код определ ет местоположение устройства в мультимикропрограммной управл ющей системе, построенной в виде кольца (фиг. 5) на основе однотипных устройств . Этот код  вл етс  идентификатором устройства и формируетс  на выходе генератора 9 констант (фиг. 1).

Работа устройства в режиме обработки «собственных микрокоманд.

Работа устройства в этом режиме функционировани  начинаетс  путем подачи на вход 31 кода операции, определ ющего адрес первой микрокоманды микропрограммы управлени . Этот код на вход 31 устройства подаетс , например, от центрального процессора. Одновременно с подачей кода операции на вход 27 устройства подаетс  сигнал пуска. Данный сигнал через элемент ИЛИ 22 устанавливает триггер 13 запуска в единичное состо ние и разрешает тем самым формирование имульсов синхронизации работы устройства с выходов генератора тактовых импульсов (фиг. 6).

Так как на выходе схемы 10 сравнени  имеетс  сигнал логического нул , то этот сигнал разрешает прохождение кода операции со входа 31 устройства через коммутатор 8 микрокоманд (фиг. 1) на информационный вход буферного запоминающего блока 5. На выходе элемента ИЛИ 24 име етс  сигнал логической единицы, который разрешает прохождение тактового импульса с выхода генератора 15.1 на управл ющий вход буферного запоминающего блока 5 (фиг. 6). Тактовый импульс через элемент ИЛИ 40 (фиг. 2) поступает на синх5 ронизирующие входы регистров 37.1-36. К. Регистры 36.1-36.К наход тс  в нулевом состо нии и поэтому на выходе элементов И 39.1-39.К присутствуют сигналы логической единицы. Эти сигналы образуют управл ющий код, который определ ет тот ре0 гистр, в который необходимо записать код операции (адресную микрокоманду, определ ющую номер выполн емой микропрограммы ). Единичный управл ющий код определ ет дл  записи выходной (первый) регистр

5 36.1. Поэтому информаци  с информационного входа буферного запоминающего блока 5 через коммутатор 37.1 по тактовому импульсу заноситс  в регистр 36.1. Второй тактовый импульс с выхода генератора 15.2 поступает на синхронизирующий вход регист0 ра 2 адреса, и информаци  с регистра 36.1 буферного запоминающего блока 5 (фиг. 2) через коммутатор 6 адреса за- носитс  в регистр 2 (фиг. 1). Из блока 1 пам ти микропрограмм будет считана микрокоманда, котора  по очередному

5 тактовому импульсу с выхода . генератора 15.3 заноситс  в регистр 3 микрокоманд. Формат считанной микрокоманды представлен на фиг. 4. Операционна  часть микрокоманды с пол  3.4 регистра 3 поступает на выход 33 устройства дл  управле ни  операционным блоком, например, арифметико-логическим устройством.

Пол  3.1, 3.2 и 3.3 регистра 3 микрокоманд формируют адрес очередной микрокоманды с использованием мультиплексое ра 12 логических условий. Последний предназначен дл  формировани  значени  модифицируемого разр да адреса очередной микрокоманды и реализует логическую функцию вида

У xia + X2Zi + X3Z2ir..-fXA. iZb

0 где у I - выходной сигнал мультиплексора 12

логических условий;

Х| - конъюкци  d, аг.-.а..., соответствующа  комбинации с выхода 3.1 кода логических условий, разрешающей прохождение модифицируемого

5адресного разр да а без изменений;

Х2 aiaz...a(; Хз Siazaa.-ab Х4 a aia:3...ai - конъюкции, соответствующие кодам, определ ющим прохождение на выход мультинлексора 12 одного из сигналов логических условий Zi, 7.2,..., ik со входа 32 логических условий устройства ,с

в процессе вынолнени  микропрограммы со входа 31 кода операции через коммутатор 8 микрокоманд в регистры, 36.1-36.К могут заноситьс  но тактовому импульсу с выхода 15.1 генератора 14 коды номеров очередных микропрограмм (коды операции). Ю

По тактовому импульсу с выхода 15.2 .генератора 14 происходит занесение сформированного адреса очередной микрокоманды в регистр 2 и обращение к блоку 1 пам ти микропрограмм. По тактовому импульсу с выхода 15.3 генератора 14 происходит занесение считанной из блока 1 пам ти информации в регистр 3 микрокоманд.

Одновременно с выдачей последней микгпй - код (номер) микропрограммы, которую должно выполнить Шпр-е микропрограммное устройство управлени ;

Ф - знак конкатенации (сцеплени ).

Одновременно с кодом М передачи управлени  с выхода пол  3.5 регистра 3 микрокоманд выдаетс  метка, определ юща  признак передачи микрокоманды управлени  аналогичному устройству. Эта метка поступает на управл ющий вход выходного коммутатора 7 и разрешает тем самым прохождение микрокоманды передачи управлени  с пол  3.4 регистра 3 микрокоманд на выход 34 устройства дл  обработки аналогичным устройством. Кроме того, метка- признак передачи (М„ 1) управлени  поступает на управл ющий вход блока элементов И 21 и запрещает тем самым прохождение кода на выход 33 устройства. Метка-признак передачи управлени  через

рокоманды выполн емой микропрограммы в 20 элемент ИЛИ 25 поступает на элемент И 19 поле 3.6 регистра 3 микрокоманд заносит-(фиг. 6) и разрешает прохождение через

с  метка-признак окончани  команды. Эта метка, во-первых, поступает на вход коммутатора 6 адреса и разрешает прохождение через него информации из буферного запоминающего блока 5. Во-вторых, метка конца команды устанавливает триггер 41 буферного запоминающего блока 5 (фиг. 2) в единичное состо ние, разрешающее тем самым сдвиг информации в регистрах 36.1 - 36.К путем коммутации выходов последующих регистров с информационными входами предыдущих регистров через соответствующие коммутаторы 37.1-37.К. В-третьих, метка-признак конца команды пол  3.6 регистра 3 микрокоманд формирует на выходе одно- вибратора 26 импульс. Этот импульс через элемент ИЛИ 40 буферного запоминающего блока 11 (фиг. 2) поступает на синхронизирующие входы регистров 36.1-36.К и производит сдвиг информации. После сдвига информации в регистрах 36.1-36.К бунего тактового импульса с выхода генератора 15.5. Тактовый импульс вместе с кодом М передачи управлени  выдаетс  на выход 34 устройства. Далее микропрограмм- 25 ное устройство управлени  или выдает очередную микрокоманду (код) передачи управлени , или обрабатывает «собственные микрокоманды , аналогично рассмотренному.

Работа устройства в режиме приема и анализа микрокоманд управлени .

Микрокоманда передачи управлени  М от аналогичного устройства поступает на вход 30 устройства. Одновременно с этим кодом со входа 30 устройства поступает также тактовый импульс. Данный импульс поступает на синхронизирующий вход регистра 4 прие30

35

ма и производит в него запись информации . Если устройство не производило обработку некоторой микропрограммы, то тактовый импульс через элемент ИЛИ 22 установит триггер 13 запуска в единичное сосферного запоминающего блока 5 на выходе 40 то ние и разрешит тем самым формироваэлемента 42 задержки формируетс  импульс, устанавливающий триггер 41 управлени  в нулевое состо ние (фиг. 6). Далее устройство функционирует аналогично рассмотренному .

Работа устройства в режиме выдачи микрокоманд управлени  осуществл етс  следующим образом.

В процессе обработки «собственных микрокоманд устройство может выдавать микрокоманды управлени  аналогичным устройствам , образующим кольцевую мультимикро- программную систему. Формат микрокоманды передачи управлени  представлен на фиг. 5. В этом случае с пол  3.4 регистра 3 микрокоманд выдаетс  микрокоманда

М т„р ф т,

где гппр - код (номер) приемника управл ющей информации;

ние импульсов с выхода генератора 14.

Код, занесенный в регистр 4 приема, состоит из двух частей: кода-номера устройства приемника информации и кода-номера микропрограммы, которую необходимо 45 выполнить mk- Код номера приемника информации с пол  регистра 4 приема поступает на вход схемы 10 сравнени , где происходит сравнение с кодом номера данного устройства, поступающего с выхода генератора 9 констант.

Если поступившие на схему 10 сравнени  коды не равны, то на выходе схемы будет сигнал логического нул . Нулевой сигнал с выхода 3.5 регистра 3 поступает на вход элемента И 17 и разрешает прохождение через него тактового импульса с выхода 15.5 генератора 14 дл  организации сдвига информации в блоке 11 регистров. Сигнал логического нул  на выходе схе50

гпй - код (номер) микропрограммы, которую должно выполнить Шпр-е микропрограммное устройство управлени ;

Ф - знак конкатенации (сцеплени ).

Одновременно с кодом М передачи управлени  с выхода пол  3.5 регистра 3 микрокоманд выдаетс  метка, определ юща  признак передачи микрокоманды управлени  аналогичному устройству. Эта метка поступает на управл ющий вход выходного коммутатора 7 и разрешает тем самым прохождение микрокоманды передачи управлени  с пол  3.4 регистра 3 микрокоманд на выход 34 устройства дл  обработки аналогичным устройством. Кроме того, метка- признак передачи (М„ 1) управлени  поступает на управл ющий вход блока элементов И 21 и запрещает тем самым прохождение кода на выход 33 устройства. Метка-признак передачи управлени  через

0 элемент ИЛИ 25 поступает на элемент И 19 (фиг. 6) и разрешает прохождение через

него тактового импульса с выхода генератора 15.5. Тактовый импульс вместе с кодом М передачи управлени  выдаетс  на выход 34 устройства. Далее микропрограмм- 5 ное устройство управлени  или выдает очередную микрокоманду (код) передачи управлени , или обрабатывает «собственные микрокоманды , аналогично рассмотренному.

Работа устройства в режиме приема и анализа микрокоманд управлени .

Микрокоманда передачи управлени  М от аналогичного устройства поступает на вход 30 устройства. Одновременно с этим кодом со входа 30 устройства поступает также тактовый импульс. Данный импульс поступает на синхронизирующий вход регистра 4 прие0

5

ма и производит в него запись информации . Если устройство не производило обработку некоторой микропрограммы, то тактовый импульс через элемент ИЛИ 22 установит триггер 13 запуска в единичное сос0 то ние и разрешит тем самым формирование импульсов с выхода генератора 14.

Код, занесенный в регистр 4 приема, состоит из двух частей: кода-номера устройства приемника информации и кода-номера микропрограммы, которую необходимо 5 выполнить mk- Код номера приемника информации с пол  регистра 4 приема поступает на вход схемы 10 сравнени , где происходит сравнение с кодом номера данного устройства, поступающего с выхода генератора 9 констант.

Если поступившие на схему 10 сравнени  коды не равны, то на выходе схемы будет сигнал логического нул . Нулевой сигнал с выхода 3.5 регистра 3 поступает на вход элемента И 17 и разрешает прохождение через него тактового импульса с выхода 15.5 генератора 14 дл  организации сдвига информации в блоке 11 регистров. Сигнал логического нул  на выходе схе0

мы 10 сравнени  идентифицирует то обсто тельство , что постунивша  в устройство информаци  должна быть передана транзитом другому устройству управлени . По тактовому импульсу с выхода генератора 15.4 информаци  с выхода регистра 4 приема через блок элементов И 20 будет занесена в блок 11 регистров (фиг. 8). По тактовому импульсу с выхода 15.5 генератора 14 информаци  с выхода блока 11 регистров через выходной коммутатор 7 поступает вместе с тактовым импульсом на выход 34 устройства.

Если код номера устройства, которому предназначена управл юща  информаци , совпадает с кодом номера данного устройства , то на выходе схемы 10 сравнени  по вл етс  сигнал логической единицы. Этот сигнал поступает на выход 35 устройства дл  организации работы мультимикропрог- раммной системы, например, дл  учета работы отдельных устройств, диспетчеризации за вок на обслуживание запросов между устройствами центральным процессором. Этот же сигнал запрещает запись информации через блок элементов И 20 в блок 11 регистров.

Сигнал логической единицы с выхода схемы 10 сравнени  поступает на управл ющий вход коммутатора 8 и разрещает прохождение через него информации о коде т/г микропрограммы с пол  регистра 4 приема на информационный вход буферного запоминающего блока 5. По тактовому импульсу с выхода 15.1 генератора 14, поступающему через элемент И 18 на управл ющий вход буферного запоминающего блока 5, информаци  заноситс в соответствующий регистр 36.i (i 1, К) (фиг. 2) в зависимости от длины существующей очереди. Далее устройство функционирует аналогично рассмотренному.

Окончание процесса функционировани  устройства может быть осуществлено по сигналу от центрального процессора, поступающему на вход 28 устройства, или по метке конца работы, выдаваемой в последней микрокоманде множества микропрограммы М с пол  3.7 регистра 3 микрокоманд. Сигнал признака конца работы устройства через элемент ИЛИ 23 поступает на нулевой вход триггера 13 запуска и обнул ет его. На этом работа микропрограммного устройства управлени  заканчиваетс  и устройство готово к приему очередного кода микропрограммы от центрального процессора со входа 31 устройства или от соседнего аналогичного устройства управлени  со входа 30 устройства.

Claims (3)

1. Микропрограммное устройство дл  управлени  обменом управл ющей информации в распределенной системе, содержащее блок.пам ти микропрограмм, коммутатор адреса , регистр адреса, регистр .микрокоманд, буферный запоминающий блок, коммутатор микрокоманд, мультиплексор логических условий, триггер запуска, генератор тактовых импульсов, первый и второй блоки элементов И, первый, второй, третий и четвертый элементы ИЛИ, первый, второй, третий элементы И, одновибратор, причем выход коммутатора адреса соединен с информационQ ным входом регистра адреса, выход которого соединен с адресным входом блока пам ти микропрограмм, выход блока пам ти микропрограмм соединен с информационным входом регистра микрокоманд, выход пол  кода, логических условий ре5 гистра микрокоманд соединен с управл ющим входом мультиплексора логических условий , выход модифицируемого разр да адреса регистра микрокоманд соединен с первым информационным входом мультиплексора логических условий, выхйд пол 

0 (п-1) немодифицируемых разр дов адреса регистра микрокоманд, где п - разр дность адреса, соединен с первого по (п-1)-й разр дами первого информационного входа коммутатора адреса, выход мультиплексора

5 логических условий соединен с п-ым разр дом первого информационного входа коммутатора адреса, пр мой выход триггера запуска соединен с входом пуска генератора тактовых импульсов, вход логических условий устройства соединен с вторым информацион0 ным входом мультиплексора логических условий , вход кода операции устройства соединен с первым информационным входом коммутатора микрокоманд, вход запуска устройства соединен с первым входом первого элемента ИЛИ, выход которого соеди5 нен с входом установки в единицу триггера запуска, первый и второй выходы генератора тактовых импульсов соединены соответственно с синхронизирующими входами регистра адреса и регистра микрокоманд, выход признака конца команды регистра микрокоманд соединен с входом одновибратора и управл ющим входом коммутатора адреса, вход сброса устройства соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом установки в «О

5 триггера запуска, выход признака конца работы регистра микрокоманд соединен с вторым входом второго элемента ИЛИ и первым входом первого блока элементов И, выходы операционного пол  регистра микрокоманд соединены с вторым входом пер0 вого блока элементов И, выход которого соединен с выходом кода микроопераций устройства, отличающеес  тем, что, с целью расщирени  области применени  устройства за счет реализации транзитной передачи микропрограмм управлени , устройство содер5 жит шифратор констант, регистр приема, блок регистров, схему сравнени , элемент задержки, выходной коммутатор, причем вход настройки устройства соединен с вхо0

дом шифратора констант, выход которого соединен с первым входом схемы сравнени , выход схемы сравнени  соединен с первым входом второго блока элементов И, управл ющим входом коммутатора микрокоманд и выходом признака управлени  распределенной системой устройства, вход кода управлени  распределенной системой устройства соединен с информационным входом регистра приема, выход кода номера внешнего устройства регистра приема соединен С вторым входом схемы сравнени , выход кода операции регистра приема соединен е: вторым входом второго блока элементов И И вторым информационным входом коммутатора микрокоманд, выход второго блока элементов И соединен с информационным входом блока регистров, третий выход генератора тактовых импульсов соединен с первым входом первого элемента И и входом разрешени  сдвига блока регистров, выход первого элемента И соединен с входом синхронизации буферного запоминающего блока , выход которого соединен с вторым информационным входом коммутатора адреса, четвертый выход генератора тактовых импульсов соединен с входом элемента задержки и с первым входом синхронизации блока регистров, выход коммутатора микрокоманд соединен с информационным входом буферного запоминающего блока и входом третьего элемента ИЛИ, п тый выход генератора тактовых импульсов соединен с первыми входами второго и третьего элементов И и входом запрета сдвига блока регистров , выход второго элемента И соединен с вторым входом синхронизации блока регистров , выход операционного пол  регистра микрокоманд соединен с первым информационным входом выходного коммутатора, выход которого соединен с выходом кода управлени  распределенной системой устройства , выход признака передачи управлени  регистра микрокоманд соединен с управл ющим входом выходного коммутатора, инверсным входом первого блока элементов И, первым входом четвертого элемента ИЛИ, инверсным входом второго элемента И и входом кода сдвига блока регистров, выход которого соединен с вторым входом четвертого элемента ИЛИ, и вторым информационным входом выходного коммутатора, выход третьего элемента И подключен к выходу кода управлени  распределенной системой устройства, выход признака конца команды регистра микрокоманд соединен с входом разрешени  записи буферного запоминающего блока, выход одновибратора соединен с входом управлени  сдвигом буферного запоминающего блока, вход синхронизации устройства соединен с вторым входом первого элемента ИЛИ и с синхронизирующим входом регистра приема, вход установки в «О которого соединен с выходом элемента задержки, выход третьего элемента ИЛИ соединен с вторым входом первого элемента И.

2.Устройство по п. I, отличающеес  тем, .что буферный запоминающий блок содержит с первого по К-й регстры, где К - глубина очереди на обслуживание запросов устройством , с первого по (К-1)-й коммутаторы , дешифратор, с первого по К-й элементы И, элемент ИЛИ, триггер, элемент

,. задержки, группу элементов ИЛИ, причем информационный вход блока соединен с информационным входом К-го регистра и первыми информационными входами с первого по (К-1)-й коммутаторов, выходы которых соединены соответственно с информа5 ционными входами с первого по (К-1)-й регистров, вход синхронизации буферного запоминающего блока соединен с первым входом элемента ИЛИ, выход которого соединен с синхронизирующими входами с первого по К-й регистров, вход управлени 

0 сдвигом блока соединен с вторым входом элемента ИЛИ и входом элемента задержки , выход которого соединен с входом установки в «О триггера, вход разрешени  записи блока соединен с входом установ5 ки в «1 триггера, инверсный выход которого соединен с первыми управл ющими входами с первого по (К-1)-й коммутаторов, пр мой выход триггера соединен с вторыми управл ющими входами с первого по (К-1)-й коммутаторов и первыми входа0 ми элементов ИЛИ группы, выходы которых соединены соответственно с входами разрешени  записи с первого по К-й регистров, инверсные выходы с первого по (К-1) регистров соединены с входами с первого по К-й элементов И соответственно, выходы ко5 торых соединены соответственно с первого.luj К-й входами дешифратора, с первого по К-й выходы дешифратора соединены соответственно с вторыми входами группы элементов ИЛИ, пр мые выходы с второго по К-й регистров соединены соответственно с

0 вторыми информационными входами с первого по (К-1)-й коммутаторов, пр мой выход первого регистра соединен с выходом блока.

3.Устройство по п. 1, отличающеес  тем, , что блок регистров содержит с первого по

N-й регистры, где N - длина очереди хранени  транзитных запросов устройства, триггеры , дешифратор, первую и вторую группы элементов И, группу элементов ИЛИ, с первого по (N - 1)-й коммутаторы, причем инQ формационный вход блока подключен к информационному входу N-ro регистра и к первым информационным входам с первого по N-й коммутаторов, выходы которых соединены с информационными входами с первого по N-й регистров соответственно, вхо5 ды разрещени  и запрета сдвига блока соединены соответственно с входом установки в «О и «1 триггера, инверсный выход которого соединен со стробирующим вхолом

дешифратора, пр мые выходы с второго по N-й регистров соединены соответственно с вторыми информационными входами с первого по (N-1)-й коммутаторов, инверсные выходы с первого по N-й регистров соединены с входами одноименных элементов И первой группы соответственно, выходы которых соединены с информационными входами дешифратора, с первого по N-й выходы дешифратора соединены соответственно с первыми входами элементов И второй группы, выходы которых соединены с первыми входами элементов ИЛИ группы

0

соответственно, первый вход синхронизации блока соединен с вторыми входами элементов И второй группы, второй вход синхронизации блока соединен с вторыми -входами элементов ИЛИ группы, вход кода сдвига блока соединен с первыми управл ющими входами с первого по (N-1)-й коммутаторов , с первого по (N-1)-й выходы дешифратора соединены соответственно со вторыми и третьими управл ющими входами с первого по (N-1)-й коммутаторов, пр мой выход первого регистра соединен с выходом блока.

.2

fPu2. 49u .2. 5

fPilZ.

Л

П(I

HuHonbHifiLi a&ijec МП упг другого

IX

X

/I

Выдача начального адреса другому

Транзитные adijecct.

7

V

а

л(1

Y cdSuz uHcpypfiynuu

yti

л

,Выдача пербого транзитного адреса