RU1797096C - Распределенна система дл программного управлени технологическими процессами - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может найти применение в программируемых контроллерах, станках с числовым программным управлением , АСУ технологическими процессами. Цель изобретени  - надежность системы путем повышени  достоверности передаваемой транзитной информации. Распределенна  система содержит n x m каналов (где пит- число каналов соответственно в строке и столбце матричной организации системы), а каждый канал содержит блок пам ти программ, коммутатор адреса, регистр адреса, регистр команд, мультиплексор логических условий , блок синхронизации, блок анализа, два блока элементов И, элемент И, причем в блок анализа дополнительно введены блок пам ти сигнатур, блок элементов суммы по модулю два, коммутатор, триггер управлени  и два элемента И. 1 табл., Нил. Ё

Description

Изобретение относитс  к автоматике и вычислительной технике и может найти применение в распределенных системах программного управлени , программируемых контроллерах, станках с числовым программным управлением, АСУ технологическими процессами.

Известно устройство дл  программного управлени , содержащее блок набора программ , задатчик длительности временного интервала, генератор импульсов, три чика,. блок задержки, регистр сдвига, блок элементов И, формирователь импульсов.

Недостатком устройства  вл етс  сложность модификации программ при изменении функций системы управлени . Кроме того, устройство не позвол ет выдавать команды управлени  одновременно по нескольким каналам, что снижает его производительность , а следовательно, ограничивает область применени .

Известно устройство дл  программного управлени , содержащее запоминающий блок, процессор, селекторы - демультип- лексоры, дешифратор, счетчик, генератор импульсов, блок формировани  выходных сигналов, блок элементов И.

Недостатком устройства  вл етс  ограниченна  область его применени , обусловленна  сложностью модификации программы управлени  при расширении функций управлени  и низкой помехоустойчивостью . Отсутствие возможности работы устройства с несколькими объектами управлени  снижает производительность системы , приводит к увеличению потребного

ч Ю

Nj О

ю о

объема пам ти, что также ограничивает область применени  устройства.

Известен программируемый контроллер , содержащий блок пам ти, регистр адреса , выходные регистры, демультиплек- соры, генератор импульсов, блок элементов И, элементы И, ИЛИ.

Недостатком контроллера  вл етс  избыточность блока пам ти, что снижает его функциональную надежность.

Известна система дл  программного управлени , содержаща  каналы, а в каждом канале - блок пам ти, блок проверки условий , регистр адреса, два триггера, два элемента ИЛИ, элемент НЕ.

В известной системе взаимодействие между каналами организованы, виде команд передачи управлени  в одном направлении , что ограничивает класс обменных взаимодействий и увеличивает класс обменных взаимодействий и увеличивает врем  взаимодействи . Кроме того, недостатком системы  вл етс  ограниченна  область ее применени  в структурах конвейерного типа и отсутствие возможности применени  в матричных структурах программного управлени . Отмеченные недостатки ограничивают область целесообразного применени ,

Известна распределенна  система дл  программного управлени , содержаща  каналы , блок пам ти, шину данных, шину адреса , шину управлени , блок элементов ИЛИ.

Недостатком известной системы  вл етс  ограниченна  пропускна  способность , обусловленна  строго последовательным режимом работы отдельных каналов . Кроме того, недостатком известного устройства  вл етс  ограниченное число обменных взаимодействий в системе, построенной по модульному принципу отдель- ных каналов, что ограничивает функциональные возможности, а следовательно , и область целесообразного, применени .

Наиболее близким по технической сущности и достигаемому положительному эффекту к предлагаемому решению  вл етс  распределенна  система дл  программного управлени  технологическими процессами, содержаща  n x m каналов, где n m- a n - число каналов в строке матричной организации системы, m - число строк, причем i-й канал (I 1,n ) системы содержит блок пам ти программ, коммутатор адреса, ре- гистр адреса, регистр команд, мультиплексор логических условий, блок синхронизации, блок элементов И, элемент И, причем первый управл ющий выход ко0

торого соединен с синхронизирующим входом регистра адреса, выход которого соединен со входом блока пам ти программ, выход блока пам ти программ соединен с

информационным входом регистра команд, синхронизирующий вход которого соединен со вторым входом блока синхронизации , выход пол  провер емых логических условий регистра команд соединен с первым информационным входом мультиплексора логических условий, выход модифицируемого разр да адреса регистра команд соединен со вторым информационным входом мультиплексором логических

5 условий, выход которого соединен со входом модифицируемого разр да адреса первого информационного входа коммутатора адреса, выход которого соединен с информационным входом регистра адреса, вход логических условий канала соединен с управл ющим мультиплексора логических условий , выход пол  немодифицируемых разр дов адреса регистра команд соединен со входами немодифицируемых разр дов

5 адреса первого информационного входа . коммутатора адреса, выход операционного пол  регистра команд соединен с информационным входом блока элементов И, выход которого соединен с первым информационным выходом канала, выход пол  конца программы регистра команд соединен с пр мыми инверсным управл ющими входами коммутатора адреса и вторым входом блока синхронизации, второй управл ющий

5 вход канала соединен с третьим входом блока синхронизации, второй информацион- ный выход К-го (К 1, п-1) канала v-й ( v 1,m) строки каналов соединен со вторым информационным входом (К+1)-го канала v - и строки, второй информационный выход п-го канала v строки соединен со вторым информационным входом первого канала V- й строки, каждый канал содержит буферный запоминающий блок сообщений, блок ана5 лиза, второй блок элементов И, причем информационный выход буферного запоминающего блока соединен со вторым информационным входом коммутатора адреса , выход операционного пол  регистра команд соединен с информационным входом второго блока элементов И, выход кото рого и выход элемента И соединены с первым входом блока анализа, управл ющий выход которого соединен с управл ю5 щим входом буферного запоминающего, блока сообщений, управл ющий выход которого соединен с четвертым входом блока синхронизации, третий выход которого соединен с первым входом элемента И, выход

0

0 й

0

пол  передачи управлени  регистра команд соединен с инверсным управл ющим входом первого блока элементов И, пр мым управл ющим входом второго блока элементов И и вторым входом элемента И, первый информационный выход блока анализа соединен с первым информационным входом буферного запоминающего блока сообщений , выход пол  конца программы регистра команд соединен со вторым управл ющим входом буферного запоминающего блока сообщений, первый информационный вход канала соединен со вторым ин- формационным входом . буферного запоминающего блока, второй информационный вход канала соединен со вторым входом блока анализа, второй информационный выход которого соединен со вторым информационным выходом канала , третий информационный вход канала соединен с третьим входом блока анализа, третий информационный выход которого соединен с третьим информационным выходом канала, третий информационный выход j-ro 0 ггТГТ) fi -го столбца (/г 1, п) каналов соединен с третьим информационным входом ()ro канала, третий информационный выход первого канала /л -го столбца каналов соединен с третьим информационным входом т-го канала соответствующего столбца каналов.

Недостатком известной распределенной системы  вл етс  ограниченна  об-, ласть ее применени , обусловленна  отсутствием средств контрол , позвол ющим осуществл ть контроль передаваемой информации. Отсутствие средств контрол  снижает достоверность функционировани  распределенной системы дл  программного управлени  технологическими процессорами , : .

Целью изобретени   вл етс  повышение достоверности передаваемой транзитной информации.

Поставленна  цель достигаетс  тем, что в распределенной системе дл  программного управлени  блок анализа дополнительно содержит блок пам ти сигнатур, коммутатор , блок элементов суммы по модулю два, второй и третий элементы И, триггер управлени .

: Сущность предлагаемого изобретени  состоит в следующем:

Распределенна  система дл  программного управлени  технологическими процессами состоит из множества однотипных каналов, объединенных в матричную структуру . Каждый отдельный канал системы уп- равлени  определенной группой

технологических процессов, образующих программный уровень управлени . Множество программ управлени , выполн емых каналом, состоит из двух подмножеств ко5 манд Mi и М2. Первый тип команд Mi предназначен непосредственно дл  управлени  соответствующим технологическим процессом .

Во врем  выполнени  программы канал

0 может выдавать в одно из двух направлений команды второго типа М2, образующие команды обмена (передачи управлени ). Формат данной команды представл етс  в виде

5

М2 Кпр # Коп # So,

где КПр - номер (код) канала - приемника информации;

0 Коп - номер (код) программы, которую должен выполнить канал - приемник информации

S0 - код сигнатуры;

# - знак конкатенации (сцеплени ).

5 Каждому каналу вход щему в состав распределенной системы, присваиваетс , номер (идентификатор), определ ющий его местоположение в матрице каналов. Обмен командами передачи управлени  может

0 производитьс  между каналами системы либо по строке каналов (слева направо), либо, в столбце каналов (снизу вверх). Каналы, расположенные в одном столбце (строке) образуют кольцевую структуру. Поэтому ко5 манда обмена с (q, v)-ro канала (q. vЈ 1, n) поступает либо на{д+1, vj-й канал (движение по строке каналов, либо на (q, 1 -1}-й канал движени  по столбцу каналов. Очевидно, при организации двойного конвейера пере0 мещени  информации между каналами системы организаци  движени  вертикаль - горизонталь тождественна движению горизонталь- вертикаль. Пусть движение информации в матрице каналов будет

5 организовано по принципу вертикаль - горизонталь . При такой дисциплине организации взаимодействи  отдельных каналов характеристикой маршрута продвижени  информации может служить некоторое чис0 ло (сигнатура).

При выдаче команды обмена сообщение дополн етс  из отдельного блока пам ти сигнатурой, идентифицирующей путь прохождени  информации между каналами.

5 При поступлении сообщени  на соседний канал темы определ етс , ему ли предназначена поступивша  информаци . Определение принадлежности информации происходит путем сравнени  когда канала

приемника информации с кодом (идентификатором ) канала. При несовпадении этих кодов поступивша  информаци  отправл етс  к следующему каналу и т.д. до совпадени  кодов либо в столбце, либо в строке каналов .

При совпадении одного из двух кодов мен етс  направление продолжени  информации .

По мере транзитного прохождени  информации код сигнатуры модифицируетс  идентификаторами (каналов и направлени ми выдачи информации). При достижении канала - приемника информации сообщени  полученна  сигнатура должна быть нулевой - в противном случае пройденный маршрут не соответствует требуемому а следовательно, произошла ошибка в назначении поступившего на обслуживание сообщени  (ошибка адреса). .

При совпадении адресной части сообщени  с кодом - идентификатором канала и нулевой сигнатурой информации о коде программы управлени  заноситс  в буферный запоминающий блок дл  дальнейшего в соответствии е правилом: первый пришел - первый обслужен (организаци  типа F1FO). : . ;

Сущность изобретени  реализуетс  путем введени  следующей совокупности конструктивных признаков, обуславливающих соответствие за вленного технического решени  критерию новизна.

Введение блока пам ти сигнатур и обусловленных им св зей обусловлено необходимостью задани  кодов, определ ющих однозначно путь прохождени  команд обмена между каналами распределенной сис темы.

Введение блока элементов суммы по модулю два и обусловленных им св зей необходимо дл  модификации кода сигнатуры номере прохождени  команды обмена между транзитными каналами: системы.

Введение св зей коммутатора .необходимо дл  коммутации кода сигнатуры либо от собственного канала, либо после модификации кода сигнатуры при передаче команды обмена транзитом от соседних каналов системы.

Введение (соединение) св зей триггера управлени  необходимо дл  формировани  признака неверного прохождени  команды обмена (при ненулевой сигнатуре) по приходу команды обмена данному каналу.

Таким образом, предложенна  распределенна  система дл  программного управлени  технологическими процессами соответствует критерию существенные отличи , поскольку в известных технических

решени х 1-6 отсутствует указанна  выше совокупность конструктивных признаков, что не позвол ет организовать контроль прохождени  команд обмена между каналами распределенной системы. Обеспечение за счет введени  совокупности отличительных признаков контрол  обмена информацией повышает достоверность обрабатываемой информации в раЪпреде0 ленной системе дл  программного управлени  технологическими процессами.

На фиг. 1 представлена функциональна  схема 1-го (i Y, rfxTrh) канала распределенной системы дл  программного

5 управлени  технологическими процессами; на фиг. 2 - функциональна  схема буферного запоминающего блока; на фиг. 3 - функциональна  схема блока анализа; на фиг. 4

- функциональна  .схема первого (второго, 0. третьего) .блока пам ти сообщений; на фиг. 5 - функциональна  схема блока выбора направлени  передачи информации; на фиг. 6

-функциональна схема выходногодемуль- типлексора; на фиг. 7 - функциональна  схе5 ма блока синхронизации (БС); на фиг. 8 - формат команды а обработки, б обмена; на фиг. 9 - функциональна  схема распределител  импульсов (РИ); на фиг. 10-временные диаграммы функционировани 

0 распределител  импульсов; на фиг. 11 - пример кодировани  матрицы каналов распределительной системы размерности 3x3 и направлений передач сообщений (команд обмена) от канала (3, 1) к каналу (1; 3); на

5 фиг.12а - пример кода сигнатуры, хранимого в специальном блоке пам ти и используемого при передаче команды обмена от команд (3, 1) к каналу (1. 3); на фиг. 126 - пример модификации кода сигнатуры при

0 правильной (Sn) и неправильной (SM) передаче команды обмена; на фиг. 13 - пример организации распределенной системы размерности n x rn на однотипных каналах сис- темы; на фиг. 14 - пример кодировани 

5 направлений передачи сообщени  от (I, j)-ro канала.

1-й канал распределенной системы дл  программного управлени  технологическими процессами (фиг.1) содержит блок пам 0 ти 1 программ, буферный запоминающий блок (БЗБ) 2, блок анализа (БА) 3, коммутатор 4 адреса, регистр 5 адреса, регистр 6 . команд, мультиплексор 7 логических условий , блок синхронизации 8, первый блрк

5 элементов И 9, второй блок элементов И 10, элемент И 11. первый информационный вход 12. второй информационный вход 13, третий информационный вход 14, первый управл ющий вход 15, второй управл ющий вход 16, вход 17 логических условий, первый

информационный выход 18, второй информационный выход 19, третий информационный выход 20, управл ющий выход 21 канала.

Буферный запоминающий блок сообщений (БЗБ) (фиг.2) содержит коммутатор 22, демультиплексор 23, блок регистров 24.1- 24.1 (где I - глубина очереди), группу блоков элементов ИЛИ 25.1-25.1-1, первый блок элементов И 26.1-26.1, второй блок элементов И 27.1-27.1, блок элементов ИЛИ 28.1- 29.1, элемент ИЛИ 29, элемент И 30, одновибратор 31.

Блок анализа (БА) 3 (фиг.З) содержит первый 32, второй 33 и третий 34 блоки пам ти сообщений типа первый пришел - :первый обслужен, мультиплексор 35, блок пам ти 36 константы, блок выбора направлени  передачи информации (БВНПИ) 37, блок пам ти 38 сигнатур, буферный регистр 39 с первом - третьим пол ми: 39.1 - адресным полем, 39.2 - операционным полем и 39.3 - контрольным полем (полем сигнатуры ), блок элементов суммы по модулю два 40, демультиплексор 41 выдачи, демультиплексор 42 синхронизации, распределитель 43 импульсов; счетчик 44, дешифратор 45, триггер 46, коммутатор 47, блок элементов И 48, второй элемент И 49, первый элемент И 50, третий элемент И 51, триггер 52 управлени , элемент, элемент ИЛИ 53.

Первый 32 (второй 33, третий 34) блок пам ти сообщений (фиг. 4) содержит демультиплексор 54, блок-регистров 55.1-55.К (где К - глубина очереди), группу блоков элементов ИЛИ 56.1-56. К-1, первый блок элементов И 57.1-57,К. второй блок элементов ИЛИ 59.1-59.К, первый элемент И 60, второй элемент И 61, элемент НЕ 62.

Блок выбора направлени  передачи информации 37 (фиг. 5) содержит первую 63 и вторую 64 схемы сравнени , неполный дешифратор 65, элемент И 66.

Демультиплексор 41 выдачи (фиг. 6) содержит первый 67 и второй 68 блоки элементов И.

Блок 8 синхронизации (фиг. 7) содержит триггер 69 запуска, генератор 70 тактовых импульсов, счетчик 71, дешифратор 72, элемент И 73, элемент И 74. .

Распределитель 43 импульсов (фиг. 9) содержит генератор 75 тактовых импульсов, счетчик 76, дешифратор 77 и триггер 78.

Назначение основных блоков и элементов канала составит в следующем.

Блок пам ти 1 программ предназначен дл  хранени  команд управлени  и команд обмена (передачи управлени  аналогичным каналам системы).

Буферный запоминающий блок 2 предназначен дл  хранени  поступивших на обслуживание сообщений к данному каналу от других каналов системы.

5Блок анализа и контрол  (БАНК) 3 предназначен дл  анализа поступивших сообщений на принадлежность поступившего сообщени  данному каналу, определени  направлени  дальнейшего продвижени 

0 информации в системе каналов, хранени  кодов сигнатур, их выдаче при формировании сообщени  другим каналам системы, модификации кода сигнатуры при транзитной передаче команд обмена и контрол 

5 правильности прохождени  маршрута передачи информации от канала передатчика к каналу приемника.

Назначение основных элементов блока анализа и контрол  3 состоит в следующем.

0Группа блоков пам ти сообщений 32-34 предназначена дл  хранени  команд обмена , поступивших дл  выдачи от собственного канала и от соседних каналов системы (от левого канала при продвижении информз5 ции в строке каналов и от нижнего канала при продвижении информации в столбце каналов .

: Блок пам ти 36 константы предназначен дл  хранени  кода адреса модул , иден0 тифицирующего местоположение канала в матрице каналов системы, осуществл ющих обмен командами управлени . Блок пам ти 36 может быть выполнен, например в виде, генератора константы - фиксированного ко5 да (тумблерного регистра и т.п.) и блока элементов И, ко второму входу которого подключен вход блока пам ти 3.

Блок выбора направлени  передачи информации 37 предназначен дл  выбора и

0 модификации направлени  выдачи поступившей информации в зависимости от состо ни  кодов каналов источника и приемника информации.

Блок пам ти 38 сигнатур предназначен

5 дл  хранени  кодов определ ющих правильное прохождение команды обмена в матрице каналов распределенной системы от данного канала.

. Буферный регистр 39 предназначен дл 

0 хранени  кода сообщени  на врем  его анализа и обработки.

Блок элементов суммы по модулю два 40 предназначен дл  модификации поступившего кода сигнатуры кодом адреса кана5 ла и признаком направлени  дальнейшего продвижени  команды обмена.

Демультиплексор 41 выдачи предназна чен дл  коммутации команды обмена на один из выходных блоков анализа и контрол  3 к аналогичным каналам системы.

Распределитель 43 импульсов предназначен дл  синхронизации работы блока анализа и контрол  3. Распределитель 43 импульсов формирует последовательность импульсов Г| - Г5. Принципы действи  распределител  43 по сн етс  временной ди- аграммой на фиг, 10, Посредством генератора 75, который включаетс  единичным сигналом на входе, счетчика 76 с коэффициентом пересчета 5 формируетс  последовательность импульсов Г1,Гг,тз , Г4 и ГБ. Триггер 78 устанавливаетс  в единичное состо ние импульсом гз и обнул етс  задним фронтом импульса Т4, формиру  при этом удлиненный импульс Гз, который  вл етс  стробирующим сигналом опроса блоков 36 и 38.

Счетчик 44 совместно с дешифратором 45 служит дл  последовательного циклического опроса блоков пам ти сообщений 34. . . .. ,..; .;,... - .

Коммутатор 47 предназначен дл  коммутации либо начального кода сигнатуры (при передаче команды обмена от данного канала), либо модифицированного кода сигнатуры {при передаче команды обмена транзитом. .:;

Первый элемент И 49 и триггер 52 управлени  предназначены дл  формировани  управл ющего сигнала при ненулевом коде сигнатуры, полученной при поступлении сообщени  данному каналу,.

Элемент И 51 и обусловленные им св зи предназначен дл  формировани  сигнала на обращение к блоку пам ти 38 сигнатур при выдаче информации от данного канала.

Работа канала распределенной системы возможна в трех режимах:

-режим обработки собственных команд;

- режим выдачи команд обмена;

- режим приема и обработки команд обмена.

В исходном состо нии элементы пам ти канала наход тс  в нулевом состо нии (за исключением разр да регистра 6 команд , определ ющего признак конца программы ).

Работа канала системы в режиме обработки собственных команд.

Работа канала в этом режиме функционировани  начинаетс  путем подачи на вход 1.2 канала (фиг. 1) кода операции определ ющего адрес первой команды программы управлени . Этот код подаетс , например, от центрального процессора (диспетчера, организующего процесс управлени ).

Код операции со входа 12 поступает через коммутатор 22 буферного запоминающего блока 2 (фиг . 2) на информационный

вход демультиплексора 23. Так как блок регистров 24,1-24. находитс  в нулевом состо нии на выходах элементов И блока 26.1-26. наход тс  сигналы логической единицы , Эти сигналы, поступа  на управл ющий (адресный) вход демультиплексора 23 разрешают запись информации в первый регистр 24,1 через блок элементов ИЛИ 25.1. Вместе с адресом программы (кодом

операции) на вход 12 канала подаетс  управл ющий импульс. Этот импульс через элемент ИЛИ 29, элемент И 27.1 и элемент ИЛИ 28.1 поступает на синхронизирующий вход регистра 24.1 и производит запись в

него поступившего кода операции, Состо ние регистра 24.1 будет отличным от нулевого и на выходе элемента И 26.1 будет сигнал логического нул , который предопределит запись Очередного кода операции во

второй регистр 24.2 буферного запоминаю- щего блока 2.

Одновременно с подачей кода операции на управл ющий вход 15 канала подаетс  сигнал на начало работы. Этот сигнал

поступает на управл ющий вход блока синхронизации 8 (фиг. 7) и устанавливает триггер 59 запуска в единичное состо ние и разрешает тем самым формирование на выходе генератора 70 тактовых импульсов дл 

.синхронизации работы канала. Синхронизаци  работы канала осуществл етс  сигналами с выхода дешифратора 73 блока синхронизации 8,

Первый тактовый импульс с выхода блока синхронизации 8 (фиг, 1) поступает на синхронизирующий вход регистра 5 адреса и разрешает запись в него информации с выхода буферного запоминающего блока 2 (первого регистра 24.1 блока регистров

24.1-24.1) через коммутатор 4 адреса.

По второму тактовому импульсу будет произведено обращение к блоку пам ти 1 программы по адресу записанному в регистре 5 адреса.

Из блока пам ти 1 программ будет сосчитана команда, котора  по третьему тактовому импульсу с выхода блока синхронизации 8 будет занесена в регистр 6 команд. Формат сосчитанной команды

представлен на фиг. 8а.

Так как в поле 6.5 регистра 6 команд признак передачи управлени  отсутствует, то операционна  часть команды с пол  6.4 регистра 6 поступает через блок элементов И 9 на информационный выход 18 канала дл  управлени  технологическим процессом ,..

Пол  6.1, 6,2 и 6,3 регистра 6 команд формируют адрес очередной команды с использованием мультиплексора 7 логических условий, который предназначен дл  формировани  значени  модифицируемого разр да адреса очередной команды и реализует логическую функцию вида:

У1 Х13 + X2Z1 - X3Z2 + .- + XK+UK,

где yi - выходной сигнал мультиплексора 7 логических условий;

xi - коньюнкци  . . . Ot, соответствующа  коду с выхода 6,1 кода логических условий, решающему прохождению модифицируемого адресного разр да а без изменени ;

Х2 «1 2 «3 «t

хз а «2 Й . . . at Х4 «1 ог «з «t;... конъюнкции соответствующие кодам, определ ющим прохождение на выход мультиплексора 7 одного из сигналов логических условий zi, Z2,...,zK со входа 17 логических условий канала,

С выдачей последней команды формируемой программы в поле 6,6 регистра 6 заноситс  метка - признак окончани  программы . Эта метка поступает на управл ющий вход коммутатора 4 адреса и разрешает прохождение через него информации (адреса очередной программы) из буферного запоминающего блока 2. Кроме того, эта метка поступает на управл ющий вход буферного запоминающего блока 2 (фиг.2) и формирует. по фронту на выходе одновибратора 31 импульс . Этот импульс через элементы ИЛИ 28.1-28.1 поступает на синхронизирующие, входы блока регистров 24.1 -24.1 и осуществл ет тем самым сдвиг информации.

Если выполн лась последн   команда, то очередь поступивших на обслуживание запросов становитс  пустой (нулевое состо ние блока регистров 24.1-24.1). На выходах элементов И 26.1-26.1 образуетс  сигналы логической единицы. На выходе элемента И- 30 по вл етс  сигнал логической единицы, который с выхода буферного запоминающего блока 2 (фиг. 1) поступает на вход блока синхронизации 8 (фиг...7). На выходе элемента И 73 формируетс  сигнал логической единицы , который через элемент ИЛИ 74 устанавливает триггер 69 запуска в нулевое состо ние и модуль завершает свою работу.

Если очередь в буферном запоминающем блоке 2 не пуста, то после сдвига информации в блоке регистров 24.1 -24.1 первым тактовым импульсом очередной импульсной последовательности производитс  запись информации в регистр 5 адреса и далее канал функционирует аналогично рассмотренному ранее..

Работа канала в режиме выдачи команд обмена.

В процессе обработки собственных команд канал может выдать команды обмена 5 другим аналогичным каналам образующим двунаправленную кольцевую структуру распределенной системы.

Формат команды обмена (передачи управлени ) представлен на фиг. 86. В этом 0 случае с пол  6.4 регистра 6 команд выдаетс  команда

m rrinp # глк,

где тпр - код (номер) канала приемника информации;

5 гпк - код (номер) программы, которую должен выполнить m -и канал системы; # - знак конкатенации (сцеплени ). В свою очередь

ГПпр ГПпр # ГПпр ,

0 где тПрГ - номер канала приемника информации в строке аналогичных каналов;

ftinp8 - номер канала приемника информации в стрельбе аналогичных каналов. Одновременно с кодом m команды об5 мена с выхода пол  6,5 регистра 6 команд выдаетс  метка - признак передачи управлени  аналогичному каналу. Эта метка поступает на управл ющие входы блока . элементов И 10 и элемента И 11 (фиг. 1) и

0 разрешает тем самым прохождение команды обмена с пол  6,4 регистра 6 через блок элементов И 10 на информационный вход блока анализа и контрол  3 (фиг. 3), Одновременно с командой обмена на этот вход

5 поступает с выхода блока синхронизации 8 тактовый импульс.

Поступивша  команда обмена заноситс  в блок приема сообщени  (БПС) 32 (фиг. 4). Так как блок регистров 55.1-55. К (где К 0 глубина очереди) находитс  в нулевом состо нии , то на выходах элементов И 57.1- 57-.К наход тс  сигналы логической единицы. Эти сигналы поступают на адресный вход демультиплексора 54 и разрешают

5 тем самым запись поступившего сообщени  в первый регистр очереди 55,1, Состо ние этого регистра будет отличным от нулевого и тем самым будет подготовлен дл  записи очередного сообщени  второй регистр 55.2.

0 При записи информации в регистр 55.1 блока приема сообщени  32 на выходе элемента И 62 по вл етс  сигнал логической единицы (фиг. 4), который с выхода БПС 32 через элемент ИЛИ 53 (фиг. 3) устанавливает

5 триггер 46 в единичное состо ние. Единичное состо ние триггера 46 идентифицирует разрешение формировани  на выходах распределител  импульсов (РИ) 43 импульсов дл  синхронизации работы блока анализа 3.

Синхронизаци  работы блока анализа 3 происходит по импульсам, которые формируютс  на первом-п том выходах распределител  43 импульсов (фиг.9) и представл ют собой п ть импульсных по- следовательностей (фиг. 10). Такт (цикл) работы состоит из п ти фаз. Кажда  фаза работы блока анализа 3 начинаетс  тактовым импульсом соответствующей импульс- ной последователь- ности.

По первому тактовому импульсу происходит обращение к соответствующему блоку пам ти сообщений 32-34 путем увеличени  содержимого счетчика 44 на единицу.

По второму тактовому импульсу производитс  запись сообщени  в буферный регистр 39.

По третьему тактовому импульсу происходит обращение к блокам пам ти 38 и кон- стант 36.

По четвертому тактовому импульсу производитс  выдача команды обмена либо к соседним каналам системы, либо к данному каналу дл  ее дальнейшей обработки.

По п тому тактовому импульсу производитс  сдвиг информации в блоке пам ти сообщений из которого была сосчитана информаци  дл  анализа и контрол .

Далее такт (цикл) работы блока анализа 3 повтор етс  путем обращени  к очередному блоку пам ти сообщении 32-34.

Источниками информации дл  данного блока анализа 3 могут быть: собственно канал системы при передаче сообщени  другим ка- налам системы и соседние каналы, наход  щи- ес вматрице каналов снизу и слева (фиг. 13). В свою очередь, потребител ми информации выступают: собственко канал при поступлении сообщени  (команды обмена) данному каналу и соединим каналам, наход щимс  вверху и справа матрицы каналов при передаче сообщений транзитом.

Каждому каналу в системе присваиваетс  свой идентификатор - адрес, определ ю- щий местоположение канала (номер строки и номер столбца в матрице системы). Передаваема  информаци  состоит из трех частей: адресной, операционной и контрольной. Адресна  часть представл ет собой код адреса канала, которому предназначена данна  операционна  часть (номер программы). Контрольна  часть слова представл ет собой код (сигнатуру) однозначно определ ющий путь между двум  каналами - передатчиком и приемником информации. По мере подтверждени  команды обмена и матрицы каналов происходит модификаци  сигнатуры, во-первых, кодом (идентификатором ) транзитною канала и, во-вторых, направлением выдачи информации. При выдаче информации от данного канала она дополн етс  кодом сигнатуры.

Выбор направлени  передачи информации блоком анализа 3 осуществл етс  следующим образом.

Адресна  часть поступившего сообщени  сравниваетс  с адресом (идентификатором ) данного канала по нормам строки и столбца и определ етс  одно из трех возможных направлений передачи (два - на соседние каналы и третье - на обработку данному каналу) по следующему правилу.

Путь А и В коды адресов канала источника информации по горизонтали и вертикали (строки и столбца) размещени  каналов в системе, а С и D - коды адресов канала приемника информации. Процедура выбора направлени  передачи информации реализуемой блоком 37 определ етс  табл. 1..-.-.

В блоке пам ти 36 блока анализа 3 (фиг. 3) записан код адреса (идентификатор) (код строки и код столбца) данного канала относительно других каналов в однородной структуре распределенной системы.

При занесении информации (команды обмена) в блок пам ти сообщений 32 тактовый импульс с выхода распределител  43 (фиг. 3 ) увеличивает содержимое счетчика 44 на единицу. На выходе дешифратора 45 инициатируетс  единичный сигнал дл  опроса блока пам ти сообщений 32. Код с выхода счетчика 44, поступа  на управл ющий (адресный) вход мультиплексора 35 и разрешает тем самым запись информации по второму импульсу с блока пам ти 32 в буферный регистр 39.

Считываема  информаци  из блока пам ти 32 сообщений (фиг. 3) состоит из трех частей - адресной, операционной и контрольной, которые занос тс  соответственно в пол  39.1, 39.2 и 39.3 буферного регистра 39.

Отличие функционировани  канала в режиме передачи команды обмена от собственного канала заключаетс  в следующем.

Команда обмена в передаваемом сообщении должна быть дополнена контрольной информацией (сигнатурой) в зависимости от кода (номера) канала приемника информации . Все сигнатуры прохождени  команд обмена от данного канала записаны в блоке пам ти сигнатур 38. В поле 39.3 буферного регистра находитс  нулева  контрольна  информаци .

Счетчик 44 будет находитьс  в состо нии , Определ ющем обращение к блоку пам ти сообщений 32. На соответствующем выходе дешифратора 45 будет сигнал логической единицы. Этот сигнал поступает на управл ющий вход коммутатора 47 и разрешит прохождение через него информации с выхода блока пам ти 38 сигнатур. Очередной импульс Т3 с выхода распределител  43 поступает на управл ющий вход блока пам ти 38 сигнатур и производитс  считывание из него информации по адресу, хранимому в поле 39,1 буферного регистра 39,

Код сигнатуры с выхода блока пам ти 38 через коммутатор 47 поступает на информационный вход демультиплексора 41. Кроме кода сигнатуры на информационный вход демультиплексора 41 поступает информаци  о кодах адреса канала приемника информации и адреса программы. Сформированна  команда обмена выдаетс  на один из двух выходов блока анализа 3 на выход 19 или 20 к соседним каналам распределенной системы (фиг. 13)-.

Выбор направлени  передачи команды обмена от данного канала осуществл етс  блоком направлени  передачи информации (ВВНПИ) 37 (фиг. 3). На основе сравнени  двух кодов адресов каналов на схемах сравнени  63 и 64 (фиг. 5} БВНПИ 37 на выходе неполного дешифратора 65 образуетс  в соответствии с таблицей 1 признак.

( 1, если требуетс  передать информа- р 1 цию вверх;:

Lo, если требуетс  передать информацию вправо.

Сформированный признак направлени  выдачи информации с выхода БВНПИ 37 (фиг.-З) поступает на адресные (управл ющие ) входы демультиплексоров 41 и 42. Очередной импульс 4 с выхода распределител  43 через демультиплексор 42 поступает на соответствующий выход блока анализа 3 дл  синхронизации записи сообщени  в блок пам ти сообщени  33 (34) соседнего канала. Далее канал функционирует аналогично описанному.

Работа канала в режиме приема и обработки команд обмена.

При обработке команды обмена от соседних каналов происходит обращение к соответствующему блоку пам ти сообщений 33 или 34 блока анализа 3 (фиг. 3). Через мультиплексор 35 команды обмена заноситс  в буферный регистр 39. При этом поле 39,3 находитс  код сигнатуры.

При передаче информации транзитом код сигнатуры S при прохождении канала будет промодифицирован, во-первых, доком адреса (идентификатором) канала и, во- вторых, кодом направлени  выдачи информации. Модификаци  кода сигнатуры, поступающего с выхода пол  39.3 буферного регистра 39. происходит на блоке свертки по модулю два 40, поступающем признаком

направлени  передачи направлени  р с выхода БВНПИ 37 и кодом адреса канала с выхода блока пам ти 36. Полученна  сигнатура с выхода блока элементов суммы по 5 модулю два через коммутатор 47 поступает дл  дальнейшей ее передачи совместно с адресной и операционной част ми команды обмена к соседнему каналу. Далее канал функционирует аналогично описанному ра0 нее. По мере продвижени  команды обмена в матрице каналов системы к каналу приемнику информации будет происходить модификаци  сигнатуры.

При совпадении кодов адресов прием5 ника информации с адресной частью команды обмена на выходах Равно первой 63 и второй 64 схем сравнени  блока 37 (фиг, 5) формируютс  сигналы логической единицы. На выходе элемента И 66 будет также сигнал

0 логической единицы. Этот с выхода блока 37 выбора направлени  передачи информации (фиг. 3) поступает на управл ющий вход блока элементов И 48 и разрешает тем самым при поступлении импульса с выхода распре5 делител  43 приложение операционной части (кода адреса программы) с выхода пол  39.2 буферного регистра 39 на выход блока анализа 3 дл  последующей записи в буферный запоминающий блок 2 (фиг. 1) дл  Даль- 0 нейшей обработки данным каналом.

Кроме того, управл ющий сигнал с выхода блока выбора направлени  передачи информации 37 поступает на управл ющий вход синхронизации триггера 52. На выходы

5 элемента И 49 с нулевых выходов пол  39.3 буферного регистра 39 поступает код сигнатуры . Отсутствие ошибки в прохождении команды обмена в матрице каналов системы будет при S 00...0 ; в противном случае

0 маршрут прохождени  сообщени  будет отличным от запланированного. При нулевой сигнатуре 5 00..,0 на выходе элемента И 49 будет сигнал логической единицы, идентифицирующий правильность прохож5 дени  команды, обмена, а следовательно, и правильность принадлежности поступившего на обслуживание запроса. Этот сигнал поступает на инверсный S - вход триггера 52 управлени  и не измен ет его состо ни .

0 При S 5 000...0 сигнал логического нул  с. выхода элемента И 49 (фиг, 3) установит триггер 52 в единичное состо ние. На пр мом выходе триггера 52 будет сигнал логической единицы, поступающий на выход

5 блока анализа 3 и с его выхода на выход 21 канала и на управл ющий вход буферного запоминающего блока 2 (фиг. 1). Этот сигнал поступает на управл ющий вход буферного запоминающего блока 2 (фиг. 2) и с его входа

на инверсный управл ющий вход коммутатора вход коммутатора 22 и тем самым запрещаетс  занесение в блок 2 адреса программы с выхода блока анализа 3 (фиг.

1)После обслуживани  поступивших на

обработку в блоки пам ти 32-34 сообщений (фиг. 4) на выходе элементов И .62 будут сигналы логического нул . Эти сигналы на выходе элемента ИЛИ блока анализа 3 (фиг. 3) образуют сигнал логического нул , который поступает на инверсный вход элемента И 50 и разрешает тем самым при выдаче последней команды обмена на соседний канал или данному каналу импульсом с выхода распределител  43 обнуление триггера 46. На этом анализе и контроль поступивших команд обмена завершаетс .

Поступившие от соседних каналов команды обмена (операционные части - коды адресов программ) занос тс  с выхода блока анализа 3 в буферный запоминающий блок 2 (фиг. 2) и обслуживаютс  по принципу первым пришел - первым обслужен аналогично обработке собственных команд.

После обслуживани  (формировани  всего множества программ, адреса которых были занесены в буферный запоминающий блок 2 (фиг.2) на выходе элемента И 30 образуетс  сигнал логической единицы поступающий на управл ющий вход блока 8 синхронизации (фиг. 1). Этот сигнал поступает на вход элемента И 73 (фиг. 7) на второй вход которого поступила метка конца выполненной программы с пол  6.8 регистра 6. Триггер запуска 69 устанавливаетс  в нулевое состо ние и на этом канал завершает свою работу.:

Таким образом, в предложенной распределенной системе дл  программного управлени  технологическими процессами осуществл етс  контроль прохождени  информации , что позвол ет повышать достоверность функционировани  системы. -;

Пусть имеетс  матрица каналов системы размерности М 3 х 3 (фиг. 11). Пусть необходимо передать команду обмена от канала с номером (3.1) к каналу с номером (1.3). В этом случае из блока пам ти сигнатур будет сосчитан контрольный код S 011001 (фиг. 12а), При правильном прохождении информации и распределенной сис- теме оставша с  сигнатура S Sn 000000 (фиг. 126). Допустим, что при поступлений информации в канал с номером (2.2) (фиг. 11) адресна  часть будет изменена (001011) - -(010011). В этом случае произойдет изменение прохождени  информации будет передано на канал с номером (2.3). Сообщение

0

5

0

5

0

5

0

5

0

5

будет прин то к исполнению и в распределенной системе произойдет искажение формируемой информации. В предлагаемом канале оставша с  сигнатура S SH 00...О 001001 и будет сформирован .признак неверного прохождени  информации . По данному признаку возможно обращение , например, к диагностической процедуре.

Количественно достигаемый выигрыш в достоверности .пропуска ошибки:

(1-PM) .. где Q - веро тность по влени  отказа (сбо ) аппаратуры, вызывающего искажение информации;

Рм - веро тность обнаружени  искажени  в предлагаемой системе.

При Рм 0,99 и Q 0,001 получаем 5о 100. Таким образом, предлагаемой системе имеетс  возможность на два пор дка уменьшить недостоверность обмена информацией в системе, что обуславливает расширение области ее применени .

Распределенна  система дл  программного управлени  технологическими процессами может найти применение в АСУ ТП, построенных на основе модульных структур , где отдельные строки (столбцы) каналов могут быть изготовлены в виде отдельных СБИС. Така  организаци  систем повышает гибкость и адаптивность системы к внешним услови м (расширению макрофункций системы).

Claims (1)

1. Формула изобретени 

   Распределенна  система дл  программного управлени  технологическими процессами , содержаща  n x m каналов, где n m, п - число каналов в строке матричной организации системы; m - число строк, причем 1-й канал (i 1, n x m) системы содержит блок пам ти программ, коммутатор адреса, регистр адреса, регистр команд, мультиплексор логических условий, блок синхронизации, блок элементов И, элемент И, причем первый управл ющий вход канала соединен с первым входом блока синхронизации , первый выход которого соединен с синхронизирующим входом регистра адреса , выход которого соединен с входом блока пам ти программ, выход блока пам ти программ соединен с информационным входом регистра команд, синхронизирующий вход которого соединен с вторым выходом блока синхронизации, выход пол  провер емых логических условий регистра команд соединен с первым информационным входом мультиплексора логических условий , выход модифицируемого разр да

   адреса регистра команд соединен с вторым информационным входом мультиплексора логических условий, выход которого соединен с входом модифицируемого разр да адреса первого информационного входа коммутатора адреса, выход которого соединен с информационным входом регистра адреса, вход логических условий канала соединен с управл ющим входом мультиплексора логических условий, выход пол  немодифицируемых разр дов адреса регистра команд соединен с соответствующими входами немодифицируемых разр дов адреса первого информационного входа коммутатора адреса, выход операционного пол  регистра команд соединен с информационным входом блока элементов И, выход которого соединен с первым информационным выходом канала, выход пол  конца программы регистра команд соединен с пр мым и инверсным управл ющими входами коммутатора адреса и вторым входом блока синхронизации, второй управл ющий вход канала соединен с третьим входом блока синхронизации, второй информации онн.ый выход К-го (К 1, п-1) канала (v, m) строки каналов соединен с вторым информационным входом (К+1)-го канала v-й строки, второй информационный выход п-го канала v-й строки соединен с вторым информационным входом первого канала v-й строки, кроме того, каждый канал содержит буферный запоминающий блок, блок анализа, второй блок элементов И. причем информационный выход буферного запоминающего блока соединен с вторым информационным входом коммутатора адреса, выход операционного пол  регистра команд соединен с информационным входом второго блока элементов И, выход которого и выход элемента И соединены с первым входом блока анализа, управл ющий выход которого соединен с управл ющим входом буферного запоминающего блока, управл ющий выход которого соединен с четвертым входом блока синхронизации, третий выход которого соединен с первым входом элемента И, выход пол  передачи управлени  регистра команд соединен с инверсным управл ющим входом первого блока элементов И, пр мым управл ющим входом второго блока элементов И и вторым входом элемента И, первый информационный выход блока анализа соединен с первым информационным входом буферного запоминающего блока, выход пол  конца программы регистра команд соединен с вторым управл ющим входом буферного запоминающего блока, первый информационный вход канала соединен с вторым информационным входом буферного запоминающего блока, второй информационный вход канала соединен с вторым входом блока анализа, второй ин- 5 формационный выход которого соединен с вторым информационным выходом канала, третий информационный вход канала соединен с третьим входом блока анализа, третий информационный выход которого - с

   0 третьим информационным выходом канала, третий информационный выход j-ro Q п, 1) канала fi-ro столбца ( fi T7h) каналов соединен с третьим информационным входом (j-T}-ro канала, третий информационный вы5 ход первого канала fi -го столбца каналов соединен с третьим информационным входом т-го канала соответствующего столбца каналов, причем блок анализа содержит первый, второй и третий блоки пам ти сооб0 щений, мультиплексор, блок пам ти константы , блок выбора направлени  передачи информации, триггер, буферный регистр, блок элементов И, выходной демультиплек- сор, демультиплексор синхронизации, де5 шифратор, счетчик, распределитель импульсов, элемент И и элемент ИЛИ, выход которого соединен с S-ro входом триггера и инверсным входом элемента И, выход которого соединен с R-входом триггера,

   0 пр мой выход триггера соединен с управл ющим входом распределител  импульсов, первый выход которого соединен со счетным входом счетчика, выходы счетчика соединены с входами дешифратора и

   5 управл ющими входами мультиплексора, выход которого соединен с информационным входом буферного регистра, синхронизирующий вход которого соединен с вторым выходом распределител  импульсов, третий

   0 выход распределител  импульсов соединен с входом считывани  блока пам ти константы , выход которого соединен с первым вхо- -дом блока выбора направлени  передачи информации, второй вход которого соеди5 нен с выходом адресного пол  буферного регистра, выход операционного пол  буферного регистра соединен с информационным входом блока элементов И, выход которого соединен с первым информационным выхо0 дом блока анализа, выходы адресного и операционного полей буферного регистра соединены с информационным входом вы- . ходного демультиплексора, первый и второй выходы которого соединены

   5 соответственно с вторым и третьим информационными выходами блока анализа, первый , второй и третий входы которого соединены с информационным и первым управл ющим входами соответствующих блоков пам ти сообщений, информационные выходы которых соединены с соответствующими информационными входами мультиплексора , управл ющие выходы блоков пам ти сообщений соединены с входами элемента ИЛИ, четвертый выход распределител  импульсов соединен с пр мым входом элемента И и информационным входом демультиплексора синхронизации, выход которого соединены с соответствующими выходами блока анализа, первый выход блока выбора направлени  передачи информации соединен с управл ющими входами выходного демультиплексора и демультиплексора синхронизации, второй выход блока выбора направлени  передачи информации соединен с управл ющими входами демультиплексора синхронизации и блока элементов И и управл ющим выходом блока анализа, п тый выход распределител  импульсов соединен с тактовыми входами первого, второго и третьего блоков пам ти сообщений, выходы дешифратора соединены с вторыми управл ющими входами соответствующих блоков пам ти сообщений , отличаю ща   с   тем, что, с целью повышени  надежности системы путем повышени  достоверности передаваемой транзиткой информации, блок анализа i-ro канала (I 1, n x m) системы содержит блок пам ти сигнатур, блок элементов суммы по модулю два, коммутатор, второй и третий элементы И, триггер управлени , пр мой выход которого соединен с вторым управл 0

   5

   0

   5

   0

   5

   ющим выходом блока анализа, выход третьего пол  буферного регистра соединен с первым входом блока элементов суммы по модулю два и входами второго элемента И, выход которого соединен с инверсным S- бходом триггера управлени , первый выход дешифратора соединен с первым входом третьего элемента И и пр мым и инверсным управл ющими входами коммутатора, выход которого соединен с информационным .входом демультиплексора выдачи, выход блока пам ти константы соединен с вторым входом блока элементов суммы по модулю два, выход которого соединен с первым информационным входом коммутатора, второй информационный вход кгатор.ого соединен с выходом блока пам ти сигнатур, выход первого пол  буферного регистра соединен с. информационным входом блока пам ти сигнатур, управл ющий вход которого соединен с выходом третьего элемента И, второй вход которого соединен с третьим выходом распределител  импульсов, первый выход блока выбора направлени  передачи информации соединен с синхронизирующим входом триггера управлени , второй выход блока выбора направлени  передачи информации соединен с . первым входом блока элементов суммы по модулю два, второй управл ющий выход блока анализа соединен с управл ющим выходом соответствующего канала и вторым управл ющим входом буферного запоминающего блока.

   960Л61I

   Г

   АР

   Фиг. 6

   &

   3

   Фи г. 7

   ф.иг. а

   Фиг. Ю

   Фиг. И

   КАНАЛ

   (sp

   ecu a.)