RU1783531C - Устройство дл сопр жени цифровых вычислительных машин - Google Patents

Устройство дл сопр жени цифровых вычислительных машин

Info

Publication number
RU1783531C
RU1783531C SU904891962A SU4891962A RU1783531C RU 1783531 C RU1783531 C RU 1783531C SU 904891962 A SU904891962 A SU 904891962A SU 4891962 A SU4891962 A SU 4891962A RU 1783531 C RU1783531 C RU 1783531C
Authority
RU
Russia
Prior art keywords
input
output
trigger
encoder
decoder
Prior art date
Application number
SU904891962A
Other languages
English (en)
Inventor
Владимир Анатольевич Богатырев
Original Assignee
Научно-Исследовательский И Конструкторско-Технологический Институт По Разработке Контрольно-Диагностического И Специального Оборудования "Тест"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский И Конструкторско-Технологический Институт По Разработке Контрольно-Диагностического И Специального Оборудования "Тест" filed Critical Научно-Исследовательский И Конструкторско-Технологический Институт По Разработке Контрольно-Диагностического И Специального Оборудования "Тест"
Priority to SU904891962A priority Critical patent/RU1783531C/ru
Application granted granted Critical
Publication of RU1783531C publication Critical patent/RU1783531C/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  в многомашинных системах и локальных сет х дл  организации межмашинного обмена через общую магистраль. Целью изобретени   вл етс  повышение производительности за счет сокращени  времени арбитража и расширение области применени  за счет сн ти  ограничени  на длину передаваемых пакетов. Фиксаци  захвата магистрали с блокировкой процедуры арбитража производитс  при выставлении строба сопровождени  приема данных. Освобождение магистрали осуществл етс  при передаче последнего слова пакета в виде командного слова. Устройство содержит кодер-декодер, два регистра сдвига, узел подключени  к общей магистрали, арбитр, шесть триггеров , три элемента И, два элемента ИЛИ, схему сравнени  и магистральный усилитель . 3 ил. сл с

Description

Изобретение относитс  к вычислительной технике и может использоватьс  в многомашинных системах и локальных сет х дл  организации межмашинного обмена через общую магистраль.
Известно устройство дл  сопр жени  вычислительных машин, содержащее кодер-декодер , два регистра сдвига, а также трансформаторную разв зку, усилители, формирователь трансформаторной линии, составл ющие узел подключени  к магистрали .
Устройство характеризуетс  низкой производительностью из-за программно организуемого арбитража (доступа) абонентов к общей магистрали.
Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  сопр жени  цифровых вычислительных машин, содержащее К каналов, каждый из которых имеет кодер-декодер, два регистра сдвига, узел подключени  к общей магистрали , арбитр, три триггера, три элемента И, два элемента ИЛИ, схему сравнени  и магистральный усилитель, при этом вход данных кодера-декодера соединен с выходом переноса первого регистра сдвига, вход задани  режима которого соединен с выходом требовани  передачи кодера-декодера выход
м
со
W СП (А)
строба приема слова и синхровход приема которого соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с входом сдвига второго регистра сдвига, вход переноса которого соединен с выходом данных кодера- декодера, первый и второй выходы фазоманипулированного кода, первый и второй входы бипол рного кода и вход общего сброса которого соединены соответст- венно с одноименными входами узла подключени  к общей магистрали, вход-выход которого соединен с общей магистралью устройства, выход первого триггера подключен к первому входу второго триггера , подключенного вторым входом к выходу схемы сравнени , подключенной первым входом к кодовому входу, а вторым входом к выходу второго регистра и к входу магистрального усилител , подключенного выходом к магистрали абонента, подключенной к входу первого регистра, управл ющий вход магистрального усилител  подключен к входу чтени  данных и к первому входу третьего триггера, подключенного вторым входом к выходу строба приема слова кодера-декодера , первый вход приема данных подключен к входу запроса арбитра, подключенного выходом к первому входу второго элемента И, выход третьего триггера подключен к первому входу третьего элемента И, второй вход которого подключен к входу чтени  состо ни , а выход - к выходу состо ни , выход первого элемента ИЛИ подключен к управл ющему входу первого регистра,
Однако известное устройство характеризуетс  низкой производительностью, так как интервал, раздел ющий полномочи  доступа абонентов при арбитраже, должен быть достаточен дл  передачи первого адресного слова, даже если очередной абонент , получивший право доступа при переборе состо ний счетчика арбитра, не требует захвата магистрали. Это обусловлено тем, что фиксаци  состо ни  зан тости магистрали с блокировкой работы арбитра происходит по заднему фронту строба приема слов декодеров.
Известное устройство имеет ограничени  на длину передаваемых пакетов, вызванные тем, что в первом слове содержитс  информаци  и об адресе абонента-приемника , и о числе слов в передаваемом пакете. Кроме того, известное устройство не позвол ет проводить циклическое обслуживание абонентов, обеспечивающее их равноправие.
Цель изобретени  - повышение производительности за счет сокращени  времени
арбитража и расширение области применени  за счет сн ти  ограничений на длину передаваемых пакетов.
Поставленна  цель достигаетс  тем, что
в устройстве, содержащем К каналов, каждый из которых имеет кодер-декодер, два регистра сдвига, узел подключени  к общей магистрали, арбитр, три триггера, три элемента И, два элемента ИЛИ, схему сравне0 ни  и магистральный усилитель, при этом вход данных кодера-декодера соединен с выходом переноса первого регистра сдвига, вход задани  режима которого соединен с выходом требовани  передачи кодера-деко5 дера, выход строба приема слова и синхровход приема которого соединены соответственное первым и вторым входами первого элемента И, выход которого соединен с входом сдвига второго регистра сдви0 га, вход переноса которого соединен с выходом данных кодера-декодера, первый и второй выходы фазоманипулированного кода , первый и второй входы бипол рного кода и вход общего сброса которого
5 соединены соответственно с одноименными входами узла подключени  к общей магистрали , вход-выход которого соединен с общей магистралью устройства, выход первого триггера подключен к первому входу
0 второго триггера, подключенного вторым входом к выходу схемы сравнени , подключенной первым входом к кодовому входу, а вторым входом к выходу второго регистра и к входу магистрального усилител , подклю5 ченного выходом к магистрали абонента, подключенной к входу первого регистра, управл ющий вход магистрального усилител  подключен к входу чтени  данных и к первому входу третьего триггера, подклю0 ченного вторым входом к выходу строба приема слова кодера-декодера, первый вход приема данных подключен к входу запроса арбитра, подключенного выходом к первому входу второго элемента И, выход
5 третьего триггера подключен к первому входу третьего элемента И, второй вход которого подключен к входу чтени  состо ни , а выход - к выходу состо ни , выход первого элемента ИЛИ подключен к управл ющему
0 входу первого регистра, в каждый канал введены четвертый, п тый и шестой триггеры, при этом первый вход приема данных подключен к первому входу четвертого триггера и к первому входу второго элемента ИЛИ,
5 подключенного вторым входом к второму входу четвертого триггера и второму входу приема данных, а выходом - к первому входу п того триггера, подключенного выходом к второму входу второго элемента И и первому входу второго элемента ИЛИ, подклюнемного вторым входом к выходу синхронизации передачи кодера-декодера, подключенного-выходом требовани  передачи к второму входу п того триггера и третьему входу четвертого триггера, подключенного выходом к.входу задани  режима передачи кодера-декодера, выход строба приема данных которого подключен к первым входам первого и шестого триггеров, выход шестого триггера-подключен к первому управл ющему входу арбитра, к третьему входу второго триггера и второму входу первого триггера, подключенного выходом к второму управл ющему входу арбитра, подключенного входом сброса к второму выходу четвертого триггера, выход строба приема команд кодера-декодера подключен к второму входу шестого триггера, выход второго элемента И подключен к входу пуска кодера-декодера , а кодовый вход арбитра - к выходу второго регистра.
Фиксаци  захвата магистрали с блокировкой процедуры арбитража производитс  при выставлении строба сопровождени  приема данных, вырабатываемого кодерами-декодерами всех каналов при передаче первого адресного слова, идентификаци  же адресуемой ЭВМ проводитс  по заднему фронту этого строба. Такое техническое решение позвол ет сократить интервалы разделени  полномочий доступа абонентов к магистрали. Освобождение магистрали проводитс  в результате передачи последнего слова пакета как командного, при этом, по заднему фронту строба сопровождени  команд, вырабатываемого кодерами-декодерами всех каналов, фиксируетс  незан тость магистрали.
Введение четвертого и п того триггеров позвол ет освобождать магистраль на основе передачи командного слова, фиксирующего незан тость магистрали, Введение шестого триггера позвол ет фиксировать захват магистрали по началу строба сопровождени  приема данных, а освобождение магистрали - по заднему фронту строба сО- провождени  команды.
На фиг.1 представлена структурна  схема устройства; на фиг.2 и 3 - варианты выполнени  арбитра.
Устройство (фиг.1) содержит трансформаторную разв зку 1, усилители 2, формирователь трансформаторной линии 3, составл ющие узел 4 подключени  к магистрали , кодер-декодер 5, регистры сдвига 6,7, арбитр 8, триггеры 9-14, схему сравнени  15, элементы И 16-18, магистральный усилитель 19, элементы ИЛИ 20, 21, вход чтени  прин той информации 22, вход чтени  состо ни  23, магистраль абонента 24,
сигнальный выход адресуемости 25. входы приема данных в регистр 26,27, вход сброса арбитра 28, кодовый вход арбитра 29, выход подтверждени  захвата магистрали арбит- 5 ра 30, управл ющие входы арбитра 31, 32. кодовый вход задани  адреса абонента 33, вход 34 пуска кодера-декодера, имеющего входы задани  режима передачи команды или данных 35, синхро§ход 36, выход требо0 вани  передачи 37, выход строба приема данных 38, команды 39, последовательный бипол рный вход 40, выход синхронизации приема 41, бипол рный выход 42, синхровы- ход приема 43, выход строба приема 44,
5 общую магистраль 45, выход состо ни  готовности приемника 46.
Вход данных 40 кодера-декодера 5 соединен с выходом переноса первого регистра 6, выход задани  режима которого
0 соединен с выходом требовани  передачи 38 кодера-декодера 5, выход строба приема слова 44 и синхровход приема 43 которого соединены соответственно с первым и вторым входами первого элемента И 16, выход
5 которого соединен с входом сдвига второго регистра 7, вход переноса которого соединен с выходом 42 данных кодера-декодера 5, первый и второй выходы фазоманипули- рованного кода, первый и второй входы би0 пол рного кода и вход общего сброса которого соединены соответственно с одноименными входами узла 4 подключени  к общей магистрали 45, вход-выход соединен с общей магистралью 45 устройства. Выход
5 первого триггера 9 подключен к первому входу второго триггера 10, подключенного вторым входом к выходу схемы сравнени  15, подключенной первым входом к кодовому входу 33, а вторым.входом к выходу вто0 рого регистра 7 и к входу магистрального усилител  19, подключенного выходом к магистрали абонента 24, подключенной к входу первого регистра 6. Управл ющий вход магистрального усилител  19 подключен к
5 входу чтени  данных 22 и к первому входу третьего триггера 11, подключенного вторым входом к выходу строба приема слова 44 кодера-декодера 5, первый вход приема данных 26 подключен к входу запроса ар0 битра 8, подключенного выходом 30 к первому входу второго элемента И 17, выход третьего триггера 11 подключен к первому входу третьего элемента И 18, второй вход которого подключен к входу чтени  состо 5 , ни  23, а выход-к выходу 46. Выход первого элемента ИЛИ 20 подключен к управл ющему входу первого регистра 6. Первый вход приома запроса 26 подключен к первому входу четвертого триггера 12 и к первому
входу второго элемента ИЛ И 21, подключенного вторым входом к второму входу четвертого триггера 12 и второму входу приема данных 27, а выходом - к первому входу п того триггера 13, подключенного выходом к второму входу второго элемента И 17 и первому входу первого элемента ИЛИ 20, подключенного вторым входом к выходу синхронизации 41 передачи кодера-декодера 5, подключенного выходом требовани  передачи 37 к второму входу п того триггера 13 и третьему входу четвертого триггера 12, подключенного выходом к входу задани  режима передачи 35 кодера-декодера 5, выход строба приема данных 38 которого подключен к первым входам первого 9 и шестого 14 триггеров. Выход шестого триггера 14 подключен к первому управл ющему входу 31 арбитра 8, к третьему входу второго триггера 10 и второму входу первого триггера 9, подключенного выходом к второму управл ющему входу 32 арбитра 8, подключенного входом сброса 28 к второму выходу четвертого триггера 12, выход строба приема команды 39 кодера-декодера 5 подключен к второму входу шестого триггера; выход второго элемента И подключен к входу пуска 34 кодера-декодера 5, а кодовый вход арбитра 8 - к выходу второго регистра 7.
Арбитр (фиг.2) содержит счетчик 47, триггеры 48, 49, схему сравнени  50, элемент И 51, при этом входы арбитра 32, 31 подключены соответственно к первому и второму входам элемента И 51, подключенного выходом к входу установки счетчика 47, подключенного кодовым входом к входу 29, а выходом к первому входу схемы сравнени  50, подключенной вторым входом к входу задани  номера абонента 52, а выходом к первому входу триггера 49, подключенного вторым входом к выходу триггера 48, подключенного первым и вторым входами соответственно к входам 26, 28; управл ющий вход разрешени  схемы сравнени  50 подключен к входу 31. Счетчик 47 имеет также вход 53,
Вариант арбитра по фиг.З содержит счетчик 47, триггеры 48,49 и элемент НЕ 54. При этом вход 31 через элемент НЕ 54 подключен к входу установки счетчика 47, подключенного выходом переноса к первому входу триггера 49, подключенного выходом к выходу 30, а вторым входом к выходу триггера 48, подключенного первым и вторым входами к входам 236, 28. Кодер-декодер 5 реализуетс  на БИС 588ВГЗ, усилители 2 - на 588ВАЗ, формирователь трансформаторной линии 3 - на 588ВА2.
Работа устройства заключаетс  в следующем .
При требовании на захват магистрали дл  передачи пакета абонент выставл ет адрес абонента приемника на магистраль 24, сопровожда  его сигналом на входе 26, в
результате в триггер 13 записываетс  1м, в триггер 12 - О, а в триггере 48 арбитра 8 фиксируетс  запрос на захват магистрали. При записи 1 в триггер 13 через элемент ИЛ И 20 в регистр б с внутренней магистрали
0 абонента 24 записываетс  адрес абонента приемника. При предоставлении выставившему запрос абоненту магистрали по сигналу на выходе 30 арбитра 8 на выходе элемента И 17 при 1 в триггере 13 выраба5 тываетс  сигнал запуска кодера-декодера 5, посредством которого адресное слово, записанное в регистре 6, через магистраль записываетс  в регистры 7 всех каналов устройства . Так как при передаче первого ад0 ресного слова в триггере 12 передатчика находилс  О, то адресное слово передаетс  как слово данных и сопровождаетс  во всех каналах стробированием на выходах 38, 44. Синхронизаци  сдвига передачи в
5 регистре 6 осуществл етс  по сигналам с выхода 41, а синхронизаци  сдвига при приеме в регистры 7 - по сигналам с выходов 43. Передача стробируетс  сигналом требовани  передачи 37, по которому в триггер 13
0 записываетс  О, а в триггере 12 нулевое состо ние подтверждаетс . По стробу приема данных в триггер 14 записываетс  1, чем фиксируетс  зан тость общей магистрали , и производитс  блокировка работы ар5 битра 8. После завершени  приема первого адресного слова в регистры 7 всех каналов по заднему фронту строба на выходе 38 кодера-декодера 5 в триггер 9 записываетс  1. При переброске триггера 9 по перепаду
0 на С-входе триггеров 10 всех каналов в адресуемом канале, содержащем 1 на выходе схемы сравнени  15, в триггер 10 записываетс  1. Запись 1 в триггер 10 сопровождаетс  формированием сигнала
5 на выходе 25.
После передачи адресного слова аналогично производитс  передача информационных слов пакета, при этом по заднему фронту сигнала стробировани  каждого сло0 ва 44, после завершени  приема в регистр 7, в триггеры 11 всех каналов заноситс  1, считываема  адресуемым абонентом через элемент И 18 по сигналу с входа 23 и воспринимаема  как флаг подтверждени  при5 ема очередного слова. Считывание прин того в регистр 7 слова проводитс  по сигналу с входа 22 через магистральный усилитель 19, при этом в триггер 11 автоматически записываетс  О, чем подготавливаетс  прием следующего слова. Запись
последнего слова пакета в регистр 6 дл  последующей передачи проводитс  по сигналу на входе 27, при этом в триггеры 12 и 13 записываютс  1. При по влении 1 в триггере 13 производитс  запуск передачи кодера-декодера 5; так как в триггере 12 при этом находитс  1, реализуетс  передача содержимого регистра 6 как командного слова. При приеме командного слова кодерами-декодерами 5 всех каналов ими выра- батываютс  стробы сопровождени  приема на выходе 44 и сопровождени  приема команды на выходе 39. По заднему фронту строба приема команды 39 в триггер 14 заноситс  0, при этом после записи О триг- гер 9 также автоматически перебрасываетс  в О. Таким образом, фиксируетс  состо ние магистраль свободна и разрешаетс  процедура арбитража запросов абонентов на захват общей магистрали.
При использовании арбитра, показанного на фиг.2, реализуетс  циклическое бес- приоритетное обслуживание абонентов. При этом в качестве последнего командного слова передаетс  адрес (номера) абонента первым получающим право захвата магистрали после ее освобождени . Дл  обеспече- ни  цикличности обслуживани  при завершении передачи от К-го абонента передаетс  адрес следующего (К+1)-го абонен- та. Возможны и другие дисциплины обслуживани  абоненты. После передачи последнего командного слова в регистры 7 в момент записи в триггер 14 О до записи О в триггер 9 по сигналу на выходе злемен- та И 51 содержимое регистра 7 записываетс  в счетчик 47 арбитра 8. После записи О в триггер 9 сигнал установки счетчика 47 снимаетс  и он переходит в счетный режим, при этом сигналов с выхода триггера 14 при его нулевом состо нии разрешаетс  работа схемы сравнени  50, до фиксации зан тости магистрали, сопровождающейс  записью 1 в триггере 14. Разделение полномочий доступа к магистрали абонентов проведено по времени за счет задани  разных кодов на входах 52 дл  разных абонентов. Если при К-м состо нии счетчика 47 разрешен доступ К-ro абонента, выставившего запрос (содержащего 1й в триггере 48), то по сигналу с выхода схемы сравнени  50 производитс  запись 1 в триггер 49. В результате на выходе 30 арбитра 8 формируетс  сигнал, производ щий запуск передачи первого адресного слова, занесенного абонентом в ре- гистр 6. Процесс передачи первого адресного слова рассмотрен выше.
При использовании арбитра, показанного на фиг.З. реализуетс  приоритетное обслуживание запросов абонентов на захват магистрали, так как при зан той магистрали при 1 -м состо нии триггера 14 производитс  установка счетчиков 47, причем в счетчики 47 посто нно записываютс  одинаковые числа, разные дл  разных каналов (например, эти числа могут совпадать с номерами каналов). Таким образом, после освобождени  магистрали при записи О в триггеры 14 всех каналрв первым право доступа получает всегда один и тот же наиболее приоритетный абонент, при отсутствии требовани  от которого полномочи  доступа передаютс  следующему по приоритету абоненту и т.д.
В арбитрах 8 (фиг.2,3)увеличение состо ний счетчика 47 и передача полномочий очередному абоненту провод тс  при поступлении синхроимпульса с входа 53. Запись подтверждени  доступа в арбитре, показанном на фиг.З, проводитс  по сигналу переноса счетчика 47, вырабатываемому дл  разных каналов в разные моменты времени (в результате установки). Подтверждение доступа фиксируетс  в триггере 49 сброс которого проводитс  по фронту переброски триггера 12 после передачи команды .

Claims (1)

  1. Формула изобретени  Устройство дл  сопр жени  цифровых вычислительных машин, содержащее К каналов , каждый из которых содержит кодер- декодер, два регистра сдвига, узел подключени  к общей магистрали, арбитр, три элемента И, два элемента ИЛИ, схему сравнени  и магистральный усилитель, при этом вход данных кодера-декодера соединен с выходом переноса первого регистра сдвига, вход задани  режима которого соединен с выходом требовани  передачи кодера-декодера , выход строба приема слова и синхровход приема которого соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с входом сдвига второго регистра сдвига , вход переноса которого соединен с выходом данных кодера-декодера, первый и второй выходы фазоманипулированного кода , первый и второй входы бипол рного кода и вход общего сброса которого соединены соответственно с одноименными входами узла подключени  к общей магистрали, вход-выход которого соединен с общей магистралью устройства, выход первого триггера подключен к первому входу второго триггера, подключенного вторым входом к выходу схемы сравнени , подключенной первым входом к кодовому входу устройства , а вторым входом - к выходу второго регистра сдвига и к входу магистрального усилител , подключенного выходом к магистрали абонента, подключенной к входу первого регистра сдвига, управл ющий вход магистрального усилител  подключен к входу чтени  данных устройства и к первому входу третьего триггера, подключенного вторым входом к выходу строба приема слова кодера-декодера, первый вход приема данных устройства, подключен к входу запроса арбитра, подключенного выходом к первому входу второго элемента И, выход третьего триггера подключен к первому входу третьего элемента И, второй вход которого подключен к входу чтени  состо ни , а выход - к выходу состо ни  устройства, выход первого элемента ИЛИ подключен к уп- равл ющему входу первого регистра сдвига, обличающеес  тем, что, с целью повышени  производительности и расширени  области применени  за счет сн ти  ограничений на длину передаваемых паке- гов, в аждый канал введены четвертый, п тый и шестой триггеры, причем первый вход приема данных устройства подключен к первому входу четвертого триггера и к первому входу второго элемента ИЛИ, подклю- ченного вторым входом к второму входу
    четвертого триггера и к второму входу приема данных устройства, а выходом - к первому входу п того триггера, подключенного выходом к второму В.ХОДУ второго элемента И и к первому входу первого элемента ИЛИ, подключенного вторым входом к выходу синхронизации передачи кодера-декодера, подключенного выходом требовани  передачи к второму входу п того триггера и к третьему входу четвертого триггера, подключенного выходом к входу задани  режима передачи кодера-декодера, выход строба приема данных которого подключен к первым входам первого и шестого триггеров, выход шестого триггера подключен к первому управл ющему входу арбитра, ктретьему входу второго триггера и второму входу первого триггера, подключенного выходом к второму управл ющему входу арбитра, под ключенного входом сброса к второму выходу четвертого триггера, выход строба приема команд кодера-декодера подключен к второму входу шестого триггера, выход второго элемента И подключен к входу пуска кодера-декодера, а кодовый вход арбитра - к выходу второго регистра сдвига.
    46
    ®иг1
    29
    Фиг. 2
    29
    Фие.З
SU904891962A 1990-12-17 1990-12-17 Устройство дл сопр жени цифровых вычислительных машин RU1783531C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904891962A RU1783531C (ru) 1990-12-17 1990-12-17 Устройство дл сопр жени цифровых вычислительных машин

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904891962A RU1783531C (ru) 1990-12-17 1990-12-17 Устройство дл сопр жени цифровых вычислительных машин

Publications (1)

Publication Number Publication Date
RU1783531C true RU1783531C (ru) 1992-12-23

Family

ID=21550625

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904891962A RU1783531C (ru) 1990-12-17 1990-12-17 Устройство дл сопр жени цифровых вычислительных машин

Country Status (1)

Country Link
RU (1) RU1783531C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Васильев А.Н, и др. Кодер-декодер последовательного мультиплексного канала К588ВГЗ. - Электронна промышленность, 1985, №9, с.7-9. Авторское свидетельство СССР № 1571603, кл, G 06 F 13/36, 1988. *

Similar Documents

Publication Publication Date Title
RU1783531C (ru) Устройство дл сопр жени цифровых вычислительных машин
RU1800460C (ru) Устройство дл сопр жени цифровых вычислительных машин
SU1462337A1 (ru) Устройство дл сопр жени вычислительных машин с магистралью
RU1803918C (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1735862A1 (ru) Многоканальное устройство дл подключени источников информации к общей магистрали
SU1285484A1 (ru) Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с периферийными устройствами
SU1376095A1 (ru) Устройство дл сопр жени ЭВМ
SU1728867A1 (ru) Устройство дл сопр жени ЭВМ с общей магистралью
SU1689965A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1418729A1 (ru) Устройство дл сопр жени ЭВМ
SU1367018A1 (ru) Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств
SU1416986A1 (ru) Устройство дл подключени абонентов к общей магистрали
SU1327117A1 (ru) Устройство дл сопр жени вычислительной машины с общей магистралью
SU1265784A1 (ru) Устройство дл сопр жени вычислительной машины с внешними абонентами
SU1730632A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU911499A1 (ru) Устройство дл обмена
SU1383379A1 (ru) Устройство дл подключени источника информации к общей магистрали
SU1383375A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1432541A1 (ru) Устройство дл подключени абонентов к общей магистрали
RU1798790C (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
RU1839257C (ru) Устройство дл сопр жени ЭВМ с внешним устройством
SU1485260A1 (ru) Многоканальное устройство для подключения абонентов к двум общим магистралям
SU1651287A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
RU1797124C (ru) Многоканальное устройство дл подключени источников информации к общей магистрали
SU1727126A1 (ru) Устройство дл сопр жени вычислительной машины с каналами св зи