SU1115021A1 - Программное устройство управлени - Google Patents
Программное устройство управлени Download PDFInfo
- Publication number
- SU1115021A1 SU1115021A1 SU823490506A SU3490506A SU1115021A1 SU 1115021 A1 SU1115021 A1 SU 1115021A1 SU 823490506 A SU823490506 A SU 823490506A SU 3490506 A SU3490506 A SU 3490506A SU 1115021 A1 SU1115021 A1 SU 1115021A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- block
- convolution
- unit
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
1. ПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти, первым выходом соединенный с первым входом блока свертки, вторым выходом - с первым входом регистра команд, первый выход которого соеди неи с входом первого нормирующего блока, второй выход через блок таймеров - с вторым входом блока свертки , третий вход которого соединен с выходом второго нормирукндего блока , a выход - с вторым входом регистра команд, отличающеес тем, что, с целью упрощени устройства и повьппени его надежности , в него введен блок сканировани адресов, первым выходом соединенный с входом блока пам ти, вторым выходом - с третьим входом регистра команд, a входом - с выходом генератора импульсов, третий выход регистра команд соединен с четвертым входом блока свертки. 2 . Устройство по п. 1, о т л и чающеес тем, что блок § свертки содержит последовательно (Л соединенные группу мультиплексоров, группу элементов ИЛИ-ИСКЛЮЧАЮЩЕЕ и элемент И, выходом соединенный с выходом блока свертки, a вторые входы элементов ИЛИ-ИСКПЮЧАЮП1ЕЕ и адресные входы мультиплексоров - с первым входом блока свертки, информационные входы мультиплексоров соединены с вторым, третьим и четвертым входами блока свертки. От датчиков -. 5 /( исполнитемны механизмам i/e./
Description
Изобретение относитс к области автоматического управлени и может быть использовано дл управлени кузнечно-лрессовым оборудованием, манипул торами и различными технологическими процессами. Известно устройство программного управлени , содержащее входные и выходные преобразователи, вычислительные блоки, блоки пам ти СП. Однако данное устройство обладает узкой областью применени . Наиболее близким к предлагаемому по технической сущности вл етс устройство, содержащее последовательно соединенные генератор тактов импульсов, счетчик команд, запоминающий блок, регистр команд, блок свертки и блок задани команд, выход которого подключен к второму входу счетчика команд, а второй вход - к выходу логического операционного блока и к первому входу выходного блока согласовани и нормировани сигналов, соединенного- вт рым входом через выходной коммутато с вторым выходом регистра команд . и с первым входом входного коммутатора , второй вход которого подключен к выходу входного блока согласовани и нормировани сигналов, а третий.выход регистра команд подклю чен к первому входулогического опе рационного блока, к второму входу к торого подключен выход блока свертки, первый вход которого подключен к выходу входного коммутатора, а второй и третий входы - к четвертому и п тому выходам регистра команд соответственно С21 Недостатками известного устройства вл ютс - низка функционапьна надежность и сложность построени . Цель изобретени - упрощение уст ройства и повышение надежности. Поставленна цель достигаетс тем, что устройство, содержащее блок пам ти, первым выходом соединенньй с первым входом блока свертки , вторым выходом - с первым входом регистра команд, первый выход которого соединен с входом пер вого норьадрующего блока, второй вы ход через блок таймеров - с вторым входом блока свертки, третий вход , которого соединен с выходом второг нормирующего блока, а выход - с вт рым входом регистра команд, содерж блок сканировани адресов, первым выходом соединенный с входом блока пам ти, вторым выходом - с третьим входом регистра команд, а входом с выходом генератора импульсов, третий выход регистра команд соединен с четвертым входом блока свертки. Блок свертки содержит последовательно соединенные труппу мультиплексоров , группу элементов ИЛИ-ИСКЛЮЧАЮЩЕЕ и элемент И, выходом соединенный с выходом блока свертки, а вторые входы элементов ИЛИ-ИСКЛЮЧАЮЩЕЕ и адpecHbie входы мультиплексоров - с первым входом блока свертки, информационные входы мультиплексоров - с . вторым, третьим и четвертым входами блока свертки. На фиг. 1 представлена блок-схема программного устройства управлени ; на фиг. 2 - функциональна схема блока свертки; на фиг. 3 - функциональна схема блока сканировани адресов; на 4мг. 4 - формат управл емого слова; на 4иг, 5 - диаграмма работы устройства. Программное устройство управлени содержит генератор 1 импульсов , блок 2 сканировани адресов , блок 3 пам ти, блок 4 свертки, регистр 5 команд, первый нормирующий блок 6, блок 7 таймеров, второй нормирующий блок 8 и шины 9-21. Блок 4 свертки (фиг.2 содержит группу элементов ИЛИ-ИСКЛЮЧАЮЩЕЕ 22 и элемент И 23, группу мультиплексоров 24. Блок 2 сканировани адресрв (фиг.З содержит сканирующий двоичный счетчик 25 и ждущий мультивибратор 26. Счетчик 25 обеспечивает посто нное сканирование адресов 3 блока пам ти. Ждущий мультивибратор 26 предназначен дл формировани короткого синхроимпульса СИ, расположенного посредине каждого такта работыпрограммного устройства Сфиг.5, так как к этому моменту времени все переходные процессы, св занные со считыванием информации с блока 3 пам ти, заканчиваютс , а на щинах 18 и 19 блока 3 пам ти устанавливаетс достоверна информаци . В каждом такте работы устройства с блока 3 пам ти считываетс -р аз р дное управл кмцее слово. (К+П разр дов управл ющего слова отводитс под код команды, а остальные ( Ы-К-1) разр дов составл ют код опе рации СФИГ.4К Код команды по шине 19 подаетс на вход регистра 5. На каждый из 1) -входов регистра 5 команд подаетс информаци с соответствующего разр да кода команды,. При записи в регистр 5 кода команды с выхода регистра снимаетс информаци о текущем состо нии таймеров исполнительных механизмов и сигналов Признак соответственно с пе вой, второй и третьей группы разр дов регистра 5 команды. Код операции по шине 18 подаетс на вход блока 4 свертки. На информационные входы X мультиппексоров 24 по шине 21 поступает информаци о текущем состо нии датчиков, по шинам 13 и 14 - информаци о текущем состо нии таймеров и сигналов Признак соответственно. Выход каждого мультиплексора 24 соединен с первым входом соответствующего элемента ИЛИ-ИСКЛЮЧАЮЩЕЕ На первый вход каждого элемента ИЛИ-ИСКЛЮЧАЮЩЕЕ 22-и адресные входы V каждого мультиппексора подаетс код операции. Разр дами кода операции, которые поступают на адресные входы V мультиплексоров 24 адресуютс информационные входы к этих мультиплексоров, а разр дами кода операции, св занными с вторыми входами элементов ИЛИ-ИСКЛЮЧАЮЩЕЕ провер етс уровень активности информационных входов X мультиплекс ров 24 в момент текущего такта работы программного устройства. Таки образом, если в момент считывани управл ющего слова с блока 3 пам ти состо ние сигналов на информационных входах X мультиплексоров 24 соответствует состо нию, описываемому кодом операции считанного упр л ющего слова, на выходе блока 4 свертки в данном такте формируетс сигнал высокого уровн - i . Данный сигнал, а также синхросигналы СИ, 21 формируемые блоком L сканировани адресов, поступают по шинам 20 . и 17 соответственно на синхровходы регистра 5, и в регистр 5 записываетс КОД команды. Информаци о состо нии сигналов Признак, таймеров и исполнительных механизмов с выхода регистра 5 поступает соответственно на четвертый вход блока 4 свертки, на вход блока 7 таймеров и на вход первого нормирующего блока 6, с выхода которого сигналы подаютс на исполнительный механизм. Наличие в устройстве третьей группы разр дов регистра 5 команд, предназначенных дл хранени информации о состо нии сигналов Признак, позвол ет легко реализовать ветвление пр огр амьи, прерываний, определ т ь направление движени программа. Сигналы Признак могут использоватьс в качестве промежуточного результата решени логической функции устройством , если переменные, описывагацке логическую функцию, поступают на информационные входы одного и того же мультиплексора. Таким образом , устройство позвол ет реализо вать любую логическую функцию S переменных , где S - число задействованных информационных входов мультиплексоров 24 блока 4 свертки. Предложенна структура блока свертки и блока пам ти со сканированием адресов позвол ет возложить на них функции операционного логического блока и блока выдачи команд и тем самым исключить последние из устройства, оме того, отпадает необходимость во входном и выходном блоке коммутаторов, так как информаци обрабатываетс одновременно по всем входам. Все это позвол ет свести к минимуму аппаратурные затраты ,, значительно упростить устройство и тем самлм повысить его надежность и снизить себестоимость.
Фиг.3
н-1
Код операции
i/M М
ТШ ШгИ/Г
К 1км1/{-г1 1/1
Код команды
12, IД
(ригМ
Такт. . К
Адрес
МО
Синхросигнал
1 СИ
Код
команды манды .../( О,
Сигнал свертки I
fio-flx.
/I
Фиг. 5
Claims (2)
1. ПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти, первым выходом соединенный с первым входом блока свертки, вторым выходом - с первым входом регистра команд, первый выход которого соединен с входом первого нормирующего блока, второй выход через блок таймеров - с вторым входом блока свертки , третий вход которого соединен с выходом второго нормирующего блока, а выход - с вторым входом регистра команд, отличающееся тем, что, с целью упрощения устройства и повышения его надежности, в него введен блок сканирования адресов, первым выходом соединенный с входом блока памяти, вторым выходом - с третьим входом регистра команд, а входом - с выходом генератора импульсов, третий выход регистра команд соединен с чет вертым входом блока свертки.
2. Устройство по п. ^отличающееся тем, что блок свертки содержит последовательно соединенные группу мультиплексоров, группу элементов ИЛИ-ИСКЛЮЧАЮЩЕЕ и элемент И, выходом соединенный с выходом блока свертки, а вторые входы элементов ИЛИ-ИСКПЮЧАЮЩЕЕ и адресные входы мультиплексоров - с первым входом блока свертки, информационные входы мультиплексоров соединены с вторым, третьим и четвертым входами блока свертки. '
Фиг.1 ramr,n_ns
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823490506A SU1115021A1 (ru) | 1982-09-20 | 1982-09-20 | Программное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823490506A SU1115021A1 (ru) | 1982-09-20 | 1982-09-20 | Программное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1115021A1 true SU1115021A1 (ru) | 1984-09-23 |
Family
ID=21028844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823490506A SU1115021A1 (ru) | 1982-09-20 | 1982-09-20 | Программное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1115021A1 (ru) |
-
1982
- 1982-09-20 SU SU823490506A patent/SU1115021A1/ru active
Non-Patent Citations (1)
Title |
---|
I. Патент US № 3806877, кл. 340-172.5, 1974. 2. Авторское свидетельство СССР 714357, кп. G 05 В 19/18, 1978 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1115021A1 (ru) | Программное устройство управлени | |
SU1046932A1 (ru) | Пороговый элемент | |
SU1277120A1 (ru) | Устройство дл коммутации периферийных устройств | |
SU1195364A1 (ru) | Микропроцессор | |
SU1203554A1 (ru) | Устройство дл распознавани образов | |
SU1705826A1 (ru) | Устройство приоритета | |
SU1434443A1 (ru) | Устройство пр мого доступа к пам ти | |
SU1725224A1 (ru) | Процессор | |
SU1265781A1 (ru) | Устройство дл сопр жени двух электронных вычислительных машин (ЭВМ) | |
SU1509920A1 (ru) | Матричное вычислительное устройство | |
SU1312585A1 (ru) | Многоканальное устройство дл сопр жени двух ЭВМ | |
SU1709293A2 (ru) | Устройство дл ввода информации | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
SU1238091A1 (ru) | Устройство дл вывода информации | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1236560A1 (ru) | Запоминающее устройство | |
SU1365083A2 (ru) | Устройство дл загрузки данных | |
SU1487052A1 (ru) | Устройство для сопряжения эвм с магистралью системы | |
SU1545213A1 (ru) | Устройство дл реализации булевых функций | |
SU1451707A1 (ru) | Устройство дл сопр жени периферийного устройства с ЭВМ | |
SU1030816A1 (ru) | Устройство дл геометрических преобразований изображений объектов | |
SU1605250A1 (ru) | Устройство дл распределени заданий по процессорам | |
SU714357A1 (ru) | Программно-логический регул тор | |
SU1471193A1 (ru) | Устройство дл контрол оптимальных Р-кодов Фибоначчи | |
SU783784A1 (ru) | Устройство дл сбора данных от двухпозиционных датчиков |