KR930020303A - 화상 전용 반도체 기억 장치 - Google Patents

화상 전용 반도체 기억 장치 Download PDF

Info

Publication number
KR930020303A
KR930020303A KR1019930004869A KR930004869A KR930020303A KR 930020303 A KR930020303 A KR 930020303A KR 1019930004869 A KR1019930004869 A KR 1019930004869A KR 930004869 A KR930004869 A KR 930004869A KR 930020303 A KR930020303 A KR 930020303A
Authority
KR
South Korea
Prior art keywords
input
data
output
clock signal
memory cell
Prior art date
Application number
KR1019930004869A
Other languages
English (en)
Other versions
KR970004108B1 (ko
Inventor
스호조 사이또
하루끼 도다
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR930020303A publication Critical patent/KR930020303A/ko
Application granted granted Critical
Publication of KR970004108B1 publication Critical patent/KR970004108B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)
  • Image Input (AREA)
  • Memory System (AREA)

Abstract

본 발명은 고속 동작은 할수 있는 화상 전용 반도체 기억 장치를 제공한다. 메모리셀 어레이(1)와 소정의 메모리셀을 선택하기 위한 행렬 디코더(4), (5)와, 랜덤 입출력 제어 신호에 의거하여 디코더(4), (5)에 의해 지정된 셀에 대한 데이타의 랜덤 입출력 동작을 실행하는 버퍼(6)와, 클록 신호에 동기하여 버퍼(6)와 외부와의 데이타의 랜덤 입출력 동작을 하는 랜덤 포트와, 어레이(1)와의 데이타의 입출력 동작 때문에 일시적으로 이 데이타를 격납하는 레지스터와, 시리얼 전송 제어 신호에 의거하여, 디코더(4),(5)에 의해 지정된 어레이(1)내의 데이타를 레지스터에 전송하는 트랜스퍼 게이트와, 레지스터와의 데이타의 시리얼 입출력 동작을 실행하는 버퍼(7)와, 클록 신호에 동기해서 동작하여 버퍼(7)와 외부와의 데이타의 시리얼 입출력 동작을 하는 시리얼 포트와, 클록 신호의 사이클 수를 계수하는 카운터(8)와, 하나 이상의 지정 신호를 입력하고, 이 지정 신호 마다에 클록 신호에 카운트 개시 사이클인 특정 사이클을 지정하는 지정 제어 신호를 생성하고, 지정 제어 신호에 의거하여 카운터(8)에 클록신호의 사이클 수의 계수 개시를 지령하고, 저장된 클록 신호의 특정 사이클에서 카운터(8)에 의해 계수된 사이클 수에 의거하여 디코더(4), (5)의 지정 동작 및 버퍼(6),(7)의 입출력 동작을 동기적으로 제어하는 콘트롤러로 구성되는 것을 특징으로 하는 화상 전용 반도체 기억 장치.

Description

화상 전용 반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 의한 화상 전용 반도체 기억 장치의 구성을 나타낸 도면.
제3도는 제1도에 나타낸 화상 전용 반도체 기억 장치의 독출 동작의 타이밍을 나타낸 도면.
제4도는 제1도에 나타낸 화상 전용 반도체 기억 장치의 기록 동작의 타이밍을 나타낸 도면.

Claims (3)

  1. 복수의 메모셀을 매트릭스 형상으로 배열하여 구성하는 메모리셀 어레이(1)와, 상기 메모리셀 어레이중에서 소정의 메모로셀을 선택하기 위한 어드레스 지정수단(4,5)과, 외부에서 공급되는 랜덤 입출력 제어 신호에 의거하여, 상기 어드레스 지정 수단에 의해 지정된 메모리셀에 대한 데이타의 랜덤 입출력 동작을 실행하는 제1의 데이타 입출력 수단(6)과, 외부에서 연속해서 공급되는 기본 클럭 신호에 동해서 동작하며, 상기 제1의 데이타 입출력 수단과 외부와의 데이타의 랜덤 입출력 동작을 하는 제1의 입출력 포트와, 상기 메모리셀 어레이와이 데이타의 입출력 동작을 위해 일시적으로 이 데이타를 격납하는 시리얼 데이타 레지스터와, 외부에서 공급되는 시리얼 전송 제어 신호에 의거하여 상기 어드레스 지정 수단에 의해 지정된 상기 메모리셀 어레이내의 데이타를 상기 시리얼 데이타 레지스터에 전송하는 전송 수단과, 상기 시리얼 데이타 레지스터와의 데이타의 시리얼 입출력 동작을 실행하는 제2의 데이타 입출력 수단(7)과, 상기 기본 클럭 신호에 동기해서 동작하며, 상기 제2의 데이타 입출력 수단과 외부와의 데이타의 시리얼 입출력 동작을 하는 제2의 입출력 포트와, 상기 기본 클럭 신호의 사이클 수를 계수하는 계수 수단(8)과 외부에서 공급되는 최소한 하나 이상의 지정 신호를 입력하고, 이 지정 신호마다에 상기 기본 클럭 신호의 카운트 개시 사이클인 특정한 사이클을 지정하는 지정 제어 신호를 생성하며, 이 지정 제어 신호에 의거하여 상기 계수 수단에 상기 기본 클럭 신호의 사이클수의 계수 개시를 지령하고, 지정된 상기 기본 클록 신호의 특정 사이클에서, 상기 계수 수단에 의해 계수된 사이클수에 의거하여 상기 어드레스 지정수단의 지정 동작 및 상기 제1및 제2의 데이타 입출력 수단의 입출력 동작을 동기적으로 제어함으로써, 상기 기본 클럭 신호의 사이클 수에 따라 상기 메모리셀의 데이타 입출력 동작을 제어하는 제어 수단을 포함하는 것을 특징으로 하는 화상 전용 반도체 기억 장치.
  2. 제1항에 있어서, 상기 메모리셀 어레이는 복수의 뱅크에 분할되어 있으며, 이 각 뱅크는 복수의 메모리셀로 구성되고, 상기 뱅크는 각각에 대응한 상기 시리얼 데이타 레지스터 및 상기 제2의 데이타 입출력 수단을 가지며, 상기 제어 수단은 이 한쪽의 뱅크가 입출력 동작중에는 다른쪽의 뱅크를 프리차지시키도록 뱅크 전환 동작을 하게끔 제어하고, 다시 상기 뱅크간의 데이타의 입출력 동작의 스플릿 전송을 하도록 제어하는 기능을 갖는 것을 특징으로 하는 화상 전용 반도체 기억 장치.
  3. 제1항에 있어서, 상기 기본 클록 신호는 2종류의 클록 신호로 구성되며, 상기 제어 수단은 이 한쪽의 클록 신호에 동기해서 상기 제1의 입출력 포트를 동작시키고, 다른쪽의 클록 신호에 동기해서 상기 제2의 입출력 포트를 동작시키도록 제어하는 기능을 갖는 것을 특징으로 하는 화상 전용 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004869A 1992-03-30 1993-03-27 화상 전용 반도체 기억 장치 KR970004108B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4074642A JP2947664B2 (ja) 1992-03-30 1992-03-30 画像専用半導体記憶装置
JP92-074642 1992-03-30

Publications (2)

Publication Number Publication Date
KR930020303A true KR930020303A (ko) 1993-10-19
KR970004108B1 KR970004108B1 (ko) 1997-03-25

Family

ID=13553079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004869A KR970004108B1 (ko) 1992-03-30 1993-03-27 화상 전용 반도체 기억 장치

Country Status (5)

Country Link
US (1) US5343425A (ko)
EP (1) EP0563656B1 (ko)
JP (1) JP2947664B2 (ko)
KR (1) KR970004108B1 (ko)
DE (1) DE69326494T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792402B2 (ja) * 1993-08-09 1998-09-03 日本電気株式会社 半導体メモリ
KR970004346B1 (ko) * 1994-01-26 1997-03-27 삼성전자 주식회사 듀얼포트를 가지는 그래픽램 및 그래픽램의 시리얼데이타 액세스방법
JPH08123953A (ja) * 1994-10-21 1996-05-17 Mitsubishi Electric Corp 画像処理装置
TW330265B (en) * 1994-11-22 1998-04-21 Hitachi Ltd Semiconductor apparatus
US5696947A (en) * 1995-11-20 1997-12-09 International Business Machines Corporation Two dimensional frame buffer memory interface system and method of operation thereof
US5682391A (en) * 1996-02-22 1997-10-28 Sun Microsystems, Inc. Apparatus and method for high speed shifting of test data through an integrated circuit
DE69724327T2 (de) * 1996-05-17 2004-06-17 Hyundai Electronics America Inc., San Jose Leistungsreduzierung während eines Blockschreibens
JP3732593B2 (ja) * 1996-09-30 2006-01-05 株式会社東芝 画像処理装置
US6212597B1 (en) * 1997-07-28 2001-04-03 Neonet Lllc Apparatus for and method of architecturally enhancing the performance of a multi-port internally cached (AMPIC) DRAM array and like
JP3248617B2 (ja) * 1998-07-14 2002-01-21 日本電気株式会社 半導体記憶装置
KR100301046B1 (ko) * 1998-09-01 2001-09-06 윤종용 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치
JP4957283B2 (ja) * 2007-02-21 2012-06-20 セイコーエプソン株式会社 メモリを制御するメモリコントローラ、メモリの制御方法。
JP4325685B2 (ja) 2007-02-21 2009-09-02 セイコーエプソン株式会社 メモリを制御するメモリコントローラ、メモリモジュール、メモリの制御方法、および、コンピュータ。
US8332876B2 (en) * 2008-11-20 2012-12-11 Ati Technologies Ulc Method, system and apparatus for tri-stating unused data bytes during DDR DRAM writes
WO2012143930A1 (en) * 2011-04-18 2012-10-26 Hewlett-Packard Development Company, L.P. Access control
US11030128B2 (en) * 2019-08-05 2021-06-08 Cypress Semiconductor Corporation Multi-ported nonvolatile memory device with bank allocation and related systems and methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59180871A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置
JPH0748301B2 (ja) * 1987-12-04 1995-05-24 富士通株式会社 半導体記憶装置
JPH01182996A (ja) * 1988-01-14 1989-07-20 Hitachi Ltd メモリ制御回路
DE68928839T2 (de) * 1988-11-29 1999-04-01 Matsushita Electric Ind Co Ltd System mit einem synchronen DRAM-Speicher
US5206834A (en) * 1989-10-14 1993-04-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device performing last in-first out operation and the method for controlling the same
JPH0489687A (ja) * 1990-07-25 1992-03-23 Oki Electric Ind Co Ltd 同期式バーストアクセスメモリ
JPH04117696A (ja) * 1990-09-06 1992-04-17 Toshiba Corp 半導体メモリ装置

Also Published As

Publication number Publication date
EP0563656B1 (en) 1999-09-22
EP0563656A3 (ko) 1994-01-12
DE69326494T2 (de) 2000-01-27
US5343425A (en) 1994-08-30
KR970004108B1 (ko) 1997-03-25
JP2947664B2 (ja) 1999-09-13
EP0563656A2 (en) 1993-10-06
DE69326494D1 (de) 1999-10-28
JPH05274864A (ja) 1993-10-22

Similar Documents

Publication Publication Date Title
EP0744073B1 (en) A synchronous nand dram architecture
US5511033A (en) Hidden self-refresh method and apparatus for synchronous dynamic random access memory
KR100232322B1 (ko) 동기형 반도체 기억 장치
US6646955B2 (en) Synchronous dynamic random access memory
KR930020303A (ko) 화상 전용 반도체 기억 장치
KR860000601A (ko) 메모리 액세스 제어 시스템
KR930024012A (ko) 반도체 기억장치
US5844855A (en) Method and apparatus for writing to memory components
KR930014577A (ko) 반도체 기억장치
EP0147500A3 (en) Semiconductor memory device
KR950025840A (ko) 케스케이드형 메모리셀 구조를 갖춘 다뱅크 싱크로너스 메모리 시스템
KR940016233A (ko) 동기식 대규모 집적 회로 기억 장치
KR930017025A (ko) 멀티시리얼 액세스 메모리
KR870003431A (ko) 데이타 처리장치
JPH05274862A (ja) 半導体メモリ装置
JPS6216294A (ja) メモリ装置
SU982089A1 (ru) Оперативное запоминающее устройство на динамических элементах пам ти
KR0156969B1 (ko) 버스트 페이지 억세스 장치
KR100206120B1 (ko) 명령파이프라인 기능을 갖는 반도체 메모리장치
US3157858A (en) Electrical storage apparatus
JP2590695B2 (ja) 時分割スイッチ回路
JP3441416B2 (ja) 半導体装置
KR970051210A (ko) 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법
JPH04117696A (ja) 半導体メモリ装置
KR950020700A (ko) 일반 메모리를 사용한 fifo 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee