KR950020700A - 일반 메모리를 사용한 fifo 회로 - Google Patents
일반 메모리를 사용한 fifo 회로 Download PDFInfo
- Publication number
- KR950020700A KR950020700A KR1019930029634A KR930029634A KR950020700A KR 950020700 A KR950020700 A KR 950020700A KR 1019930029634 A KR1019930029634 A KR 1019930029634A KR 930029634 A KR930029634 A KR 930029634A KR 950020700 A KR950020700 A KR 950020700A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- data
- read
- input
- memory bank
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Communication Control (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 일반 메모리를 사용하여 FIFO를 구성한 것으로, 입력과 출력 두 포트에 서로다른 우선권을 갖게하고, 쓰기 포트와 읽기 포트에서 같은 메모리 모듈을 억세스하여 충돌이 발생했을 경우 우선권이 없는 포트에서 1사이클 지연되도록 하되, 입력부에 입력버퍼(101)와, 지연버퍼(102)를 두고 멀티플렉서(103)를 통하여 선택하게 하며 출력부에 두 단계의 출력레지스터(302, 303)를 두어 메모리의 내용을 읽기동작이 있기전에 먼저 출력레지스터에 저장하게 하여, 동시에 읽기와 쓰기를 최대한 가능하도록한 일반 메모리를 사용하는 FIFO구조에 관한 것이다.
따라서, 본 발명은 듀얼포트 메모리를 사용하는 대신에 일반 메모리를 사용하였으므로 메모리셀을 구성하는 소자의 수가 적어서 같은 면적에 더 많은 데이타를 저장할 수 있고 더 빠른 억세스 속도를 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 일반 메모리를 사용하는 FIFO 구조를 나타낸 블럭도.
Claims (3)
- 동기 및 비동기회로를 연결하기 위한 FIFO회로에 있어서, 입력데이타를 일시 저장하는 버퍼(101)와 지연입력을 저장하는 지연버퍼(102)와 선택기(103)로 구성되는 입력부와 ; 짝수번지의 데이타를 저장하는 짝수 메모리뱅크(201)와 홀수번지의 데이타를 저장하는 홀수 메모리뱅크(202)로 구성하는 메모리뱅크와 ; 상기 짝수 메모리뱅크(201)와 상기 홀수 메모리뱅크(202)에서 현재 읽기를 시도하는 메모리뱅크를 연결시켜 주는 메모리뱅크 선택기(301)와 상기 메모리뱅크(201,202)에 저장된 데이타를 읽기요구가 읽기전에 미리 읽어서 저장하는 출력레지스터(302,303)로 구성되는 출력부와 ; 읽기 포인터(504)와 쓰기 포인터(505)를 비교하여 FIFO내의 데이타 상태를 나타내는 플래그회로(401)와 ; 상기 데이타를 입력에서 메모리에 저장하고 다시 출력하는 일련의 과정을 제어하는 제어부로 구성되는 것을 특징으로 하는 일반 메모리를 사용한 FIFO회로.
- 제 1 항에 있어서, 상기 출력부의 출력레지스터(302,303)에 메모리 모듈의 데이타 유무 및 메모리뱅크의 충돌상황에 따라 제어되어 유효한 데이타를 읽기 동작에 있기 전에 레지스터에 저장하고 유지하도록 하며, 출력데이타의 유효여부를 알릴 수 있도록 하는 읽기 제어회로를 특징으로 하는 일반 메모리를 사용한 FIFO회로.
- 제 1 항에 있어서, 상기 입력데이타가 읽기 동작과 같은 사이클에 메모리 모듈을 요구하여 충돌한 경우 상기 충돌을 피하기 위한 상기 지연버퍼(102)와 상기 선택기(103)를 제어하여 1사이클 후에 쓰기 동작을 할 수 있게 하여 연속입력 가능여부를 알리는 신호(READY)를 발생하도록 하는 쓰기 제어회로를 특징으로 하는 일반 메모리를 사용한 FIFO회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029634A KR950014088B1 (ko) | 1993-12-24 | 1993-12-24 | 일반 메모리를 사용한 fifo회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029634A KR950014088B1 (ko) | 1993-12-24 | 1993-12-24 | 일반 메모리를 사용한 fifo회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950020700A true KR950020700A (ko) | 1995-07-24 |
KR950014088B1 KR950014088B1 (ko) | 1995-11-21 |
Family
ID=19372674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930029634A KR950014088B1 (ko) | 1993-12-24 | 1993-12-24 | 일반 메모리를 사용한 fifo회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950014088B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787225B1 (ko) * | 2006-05-16 | 2007-12-21 | 삼성전자 주식회사 | 입력버퍼장치 및 입력버퍼장치의 제어방법 |
-
1993
- 1993-12-24 KR KR1019930029634A patent/KR950014088B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787225B1 (ko) * | 2006-05-16 | 2007-12-21 | 삼성전자 주식회사 | 입력버퍼장치 및 입력버퍼장치의 제어방법 |
Also Published As
Publication number | Publication date |
---|---|
KR950014088B1 (ko) | 1995-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004854B1 (ko) | 반도체 메모리 장치 | |
US4888741A (en) | Memory with cache register interface structure | |
US6018478A (en) | Random access memory with separate row and column designation circuits for reading and writing | |
KR970017656A (ko) | 버스트 모드를 가진 고속 반도체 메모리 | |
KR860000601A (ko) | 메모리 액세스 제어 시스템 | |
KR900005441A (ko) | 반도체 메모리 회로 | |
US6507899B1 (en) | Interface for a memory unit | |
US20050097265A1 (en) | Reactive placement controller for interfacing with banked memory storage | |
KR930017025A (ko) | 멀티시리얼 액세스 메모리 | |
KR100275182B1 (ko) | 순차 메모리 | |
KR890017619A (ko) | 다중-버스 마이크로 컴퓨터 시스템 | |
US7392354B1 (en) | Multi-queue FIFO memory devices that support a backed-off standard mode of operation and methods of operating same | |
KR20000013391A (ko) | 동기형 반도체 메모리 장치의 데이터 전송 회로 | |
GB2341253A (en) | A high-speed dual port synchronous memory device | |
JPH08221319A (ja) | 半導体記憶装置 | |
KR950020700A (ko) | 일반 메모리를 사용한 fifo 회로 | |
KR100275183B1 (ko) | 순차 메모리 및 데이타 유니트를 순차적으로 기억시키는 방법 | |
KR20050079862A (ko) | 접근 금지 신호를 갖는 듀얼 포트 메모리 장치 | |
US5732011A (en) | Digital system having high speed buffering | |
EP0687984A1 (en) | Data processing system having an address/data bus directly coupled to peripheral device | |
KR960001999A (ko) | 메모리 뱅크 선택회로 | |
JPS633392B2 (ko) | ||
KR930000764B1 (ko) | 다이내믹형 메모리 | |
JPH01119823A (ja) | 先入れ先出し記憶装置 | |
KR940009842A (ko) | 메모리 병렬 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091029 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |