SU1241228A1 - Устройство дл упор дочивани чисел - Google Patents

Устройство дл упор дочивани чисел Download PDF

Info

Publication number
SU1241228A1
SU1241228A1 SU843742291A SU3742291A SU1241228A1 SU 1241228 A1 SU1241228 A1 SU 1241228A1 SU 843742291 A SU843742291 A SU 843742291A SU 3742291 A SU3742291 A SU 3742291A SU 1241228 A1 SU1241228 A1 SU 1241228A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
output
elements
delay
Prior art date
Application number
SU843742291A
Other languages
English (en)
Inventor
Анатолий Петрович Самойленко
Игорь Анатольевич Анисимов
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU843742291A priority Critical patent/SU1241228A1/ru
Application granted granted Critical
Publication of SU1241228A1 publication Critical patent/SU1241228A1/ru

Links

Abstract

Изобретение относитс  -к вьиис- лительной технике, в частности к устройствам дл  автоматической сортировки и упор дочивани  чисел, и может быть использовано при реализации технических средств систем .автоматического контрол  тенхологичес- ких процессов. Цель изобретени  - повышение быстродействи  устройства. Устройство содержит п групп входных элементов И,п входных регистров,п групп элементов перёзаписи,две группы элементов И, п групп элементов ИЛИ переписи, элементов ИЛИ, первую, вторую и третью группы элементов И, блок пам  ти, группу элементов задержки и блок синхронизации, а также дополнительно п оперативных регистров, элементы ИЛИ перезаписи, три регистра сдвига, четыре элемента ИЛИ, группу элементов задержки, элемент задержки и блок определени  номера оперативного регистра . Исходный массив чисел сначала разбиваетс  на два массива - А и В, причем в массиве А наход тс  числа с 1 в первом разр де, в массиве В - с О. Затем каждьм из массивов А и В также разбиваетс  на две части А1 и АО, В1 и ВО, причем в А1 и В1 помещаютс  числа с 1 во втором разр де, в АО и ВО - с О во втором разр де. Далее каждый из полученных массивов А1, АО, В1, ВО также разбиваетс  на две части - в одной числа с 1 в тр.етьем разр де, в другой -с О. Такое разбиение осуществл етс  аналогично и по остальным (т-З)-м разр дам чисел, где га - количество разр дов в числе. В итоге получаетс  массив упор доченно расположенных чисел. 2 з.п. ф-лы, 4 ил. о S

Description

«124
Изобретение относитс  к автоматик и вычислительной технике, в частности к устройствам автоматической сортировки и упор дочивани  чисел, и может быть использовано при реализации технических средств цифровых систем контрол  параметров технических объектов ,
Ц ель изобретени  - повышение быстродействи  устройства.
Нр фиг 1 представлена структурна  схемам устройства дл  случа  упор дочивани  четырех кодов числового массиваI на фиг. 2 - структурна  схема блока управлени ; на фиг. 3 - структурна  схема блока определени  номера оперативного регистра; на фиг, 4 - структурна  схема, блока пам ти о . . ,
Устройство (фиг. 1) содержит, группы входных элементов И 1...4,группы элементов ИЛИ 5.,.8 переписи, группу элементов ИЛИ 9, входные регистры Ю.ЛЗ, первый регистр 14 сдвига, .: первую группу элементов И 15, группы элементов И 16.,.19 перезаписи, блок 20 управлени , оперативные регистры 21vo.24, третий регистр 26 сдвига, элементы ИЛИ 27 перезаписи, блок 28 пам ти, второй регистр 30 сдвига,, группы элементов 31 и 36 за держки.; группы элементов И 32 и 35, блок 33 определени  номера оперативного регистра, первый, второй, третий и четвертый элементы ИЛИ 34, 29j 25 и 37, и элемент 38 задержки.
Блок 20 управлени  (фиг.2) содержит элементы ЗАПРЕТ 39, элементы ИЛИ 40, счетчик 41, дешифратор 42, элементы .43 задержки, одновибратор 44, генератор 45 тактовых импульсов, Т-триггер 46 и элементы И 47.
Блок 33 определени  номера оперативного регистра (фиг.З ) содержит группу элементов ЗАПРЕТ 48, группу элементов И 49, элемент НЕ 50, группу триггеров 51, группу элементов . : ИЛИ 52, группу элементов И 53 и 55 и группу элементов ЗАПРЕТ 54.
Блок 28 пам ти (фиг.4) содержит элемент { ШИ 56, элемент 57 задержки, группу триггеров 58, группы элементов ИЛИ 59 и 62, группы элементов И 60 и 63, и группу D-триггеров 61.
Устройство работает следующим образом.
После подачи сигнала Пуск на одновибратор 44 он вырабатывает пр - моугольньй импульс длительностью t
2
44, который обнул ет счетчик 41 и поступает на элемент 43.1 задержки и на четвертьй выход блока 20 управлени . Импульс с четвертого выхода
блока 20 управлени  обнул ет регистры 14, 26 и 30 сдвига и устанавливает в нулевое состо ние триггеры 58.1-58.3 блока 28 пам ти через эле-- менты 11ПИ 56 и 59.1-59.3 и в единичное состо ние триггер 58.4, таким образом устанавлива  блок 28 пам ти в исходное состо ние. По истечении времени задержки t .43.1 элемента 43.1 задержки импульс с его выхода
поступает на элемент 43.4 задержки и на второй вькод блока управлени , про изводит запись 1 в цервые информационные разр ды регистров 14, 26 и 30 сдвига через элементы ИЛИ 40.2,
25 и 29, одновременно открыва  группы входных элементов И 1 . .%4 и поступа  через группу элементов ИЛИ 9 на тактовые входы регистров 10.. .13, тем самым записыва  входную информацию с ,
кодовой шины чисел устройства в виде кодов чисел G их адресами в эти ре- гистры .10...13, причем число занимает разр ды 1-т, а. адрес - разр ды (т+1)-р. По истечении t 43.4 импульс
с выхода элемента 43;4 задержки запускает генератор 45 тактовых импульсов. Пр моугольные импульсы на обоих выходах генератора 45 тактовых импульсов с периодом t43.1 2«t43.4 поступают на элементы И 47.1 и 47.2, а так как только на одном из выходов Т-триггера 46 уровень 1, импульсы проход т через один элемент И (47.1-либо 47.2) и через элемент ИЛИ 40 на четвертый выход блока 20 управлени  и элементы И 47.3 и ЗАПРЕТ 39.3.
С помощью регистра 14 сдвига, группы элементов И 15 и группы элементов И 16...19 исходный массив перезаписываетс  в оперативные регистры 21...24 с разбиением на массивы А и В„ причем массивы А и В записываютс  в регистр 21.,.24 управл ющими сигналами соответственно регистров 26 и 30 сдвига, поступающими на тактовые входы регистров 21-. ..24 через группу управл ющих элементов ИЛИ 27. При этом группы элементов И 16...19 перезаписи состо т из бистабильных элементов И, т. е. при отсутствии управл ющего сигнала имеют большое выходное сопротивление.
Тактовые сигналы дл  регистров 2 и 30 сдвига вьфабатываютс  соответственно элементами И 47.4 и ЗАПРЕТ 39.4, так как значение первого разр да очередного числа поступает на второй вход блока 20 управлени .
После четвертого такта блок 28 пам ти запоминает номер оперативного регистра, в котором хранитс  последнее число массива А, и регистр 26 сдвига через группу элементов 31 задержки,а регистр 30 сдвига через блок 33, группу И элементов 35 и . группу элементов 36 задержки устанавливаютс  соответственно на начало и конец массива А. На п том такте все числа записываютс  через группы элементов ИЛИ 5...8 в регистры 10.: 13 тактовым сигналом с группы управл ющих элементов ИЛИ 9. Числа записываютс  со сдвигом на один разр д влево, и при перезаписи на второй вход блока 20 управлени  будет поступать значение второго разр да исходного числа. Адреса датчиков чисел записываютс  без изменений. Элемент ЗАПРЕТ 39.3 блока 20 управлени  предотвращает ложное срабатывание регистра 26 и 30 сдвига на п том такте.

Claims (3)

  1. I
    На второй серии тактовых импульсов
    регистра 14 сдвига и группы элементов И 15 в регистры 21...24 перезаписываютс  сначала массив А (с разбиением на две части А1 и АО), а затем при окончании массива А массив В (с разбиением на В1 и ВО). После оп- ре делени  опроса массива А, регистры 26 и 30, сдвига сбрасываютс  и устанавливаютс  соответственно на начало и конец массива В. Затем на п том такте .второй серии тактовых импульсов полученные массивы А1, АО, В1 и ВО снова записываютс  в регистры ТО...13, причем блок 28 пам ти теперь помнит номера регистров, в которых хран тс  последние числа массивов А, А1 и В1. На третьей серии тактовых импульсов каждый из имеющихс  ч етырех массивов аналогично разбиваетс  еще на две части. После прохож- дени  каждого из массивов А1, АО, В1 и ВО регистры 26 и 30 сдвига устанавливаютс  соответственно на начало и конец следующего .массива.
    Конец очередного массива опреде- .л етс  элементами И 32 и ИЛИ 34. Выдаетс  сигнал на очередные сброс и
    2412284
    установку регистров 26 и 30 сдвига. При этом элемент 38 задержки через элемент ИЛИ 37 сбрасывает регистры 26 и 30 сдвига. Сигнал с элемента 5 ИЛИ 34 разрешает установку регистра 30 сдвига, и сигнал с блока 33 через группы элементов И 35 и элементов 36 задержки устанавливает его на ко- нец массив. Регистр 26 сдвига уста- fO навливаетс  с помощью группы эле- ментов 31 задержки. Сигнал с элемента ИЛИ 34 также поступает на тре- ,тий вход блока 20 управлени  и далее на элемент И 47.3. Так как на выходе 15 элемента ИЛИ 40.1 в этот момент времени уровень , пришедший сигнал поступает на элемент 43.3. задержки. По истечении времени задержки t 43.3. пр моугольный импульс переводит Т- 20 триггер 46 в противоположное состо ние , тем самым обеспечива  задержку пр моугольных импульсов с генератора 45 тактовых импульсов на врем  t 0,5 Т, необходимое дл  установки ре- - 25 гистров 26 и 30 сдвига. При этом времена задержки групп элементов 31 и 36 задержки и элемента 38 задержки С31 сЗб 2 t38 t43.3 Т
    На (п+1)-м такте т-й серии такто- 2Q вых импульсов, что определ етс  счетчиком 41, единичный уровень на ш-м выходе дешифратора 42 запрещает запись 1 в регистре 14 сдвига че рез элемент ИЛИ 40.2 и останавливает генератор 45 тактовых импульсов по истечении времени задержки t43.2 элемента 43.2 задержки, причем с43.2 0,5 Т. Теперь во входных регистрах 10-13. расположены числа в убывающем пор дке (или в. возрастающем при пос35
    40
    -ледовательном опросе регистров с 13 по 10).
    Блок 28 пам ти служит дл  запоминани  номеров регистров, в которых хран тс  последние числа получаемых массивов А, А1, В1 и т.д. Импульсы с регистра 26 сдвига поступают на RS- триггеры 58.1- 58.3, поочередно перевод  их в едини 1тное состо ние. Каждый
    (k+1)-й триггер 58.k+1, переход  в единичное состо ние, переводит k-й триггер 58.k в исходное нулевое состо ние через элементы И 63.k и ИЛИ 59.k.(n+1)-й импульс первой серии тактовых импульсов, поступающий на п тый вход блока 28 пам ти через элемент И 60.x устанавливает в единич ное состо ние тот D-триггер 61.x,
    где х может прин т з одно из значений от 1 до k, на D-вход которого подана 1 с RS-триггера 58.x. О на инверсном выходе D-триггера 61.x предотвращает ложный сброс триггера 58.x при работе со следующим массивом на других тактовых сери х. Дл  предотвращени  потери 1 на выходе блока 28 пам ти группа элементов ИЛИ 62 объедин ет выходы соответствующих RS- и D-триггеров. ,(п+1)-е импульсы всех серий перевод т триггеры 58 в исходное состо ние через элемент 57 задержки и элемент ИЛИ 56. Через элемент ИЛИ 56 также осуществл етс  первоначальна  установка блока 28 пам ти в исходное состо ние. На п-м .выходе блока 28 пам ти всегда 1 , т,е. информаци  о номере регистра, в котором хранитс  последнее число исходного -массива. Триггер 58.3 переводитс  в нулевое состо ние импульсо с последнего () выхода регистра 26 сдвига,
    Блок 33 определени  номера опера тинного регистра служит дл  определени  номера регистра, в котором хра . нитс  последнее число следующего массива. При этом, есл:и на j-м ин формадионном входе 1, она запрещает через элементы ЗАПРЕТ 54, И 55 и ИЛИ 52 прохождение остальных 1, на выходы блока 33 и разрешает прохождение 1 на j-й выход блока 33 через элементы И 53 и И 49. Если на J-M информадионном входе О, он через элементы ЗАПРЕТ 54, 11ПИ 52, И 55 разрешает прохождение на выход блока 33 только следующей х-й 1. Триггер 51 слу сит дл  запрещени  по влени  1 на J-M выходе блока-33 на остальных тактах данной серии тактовых импульсов. Таким образом, если на J-M информадионном входе 1, она будет на J-M выходе блока 33 до j-ro такта, причем на остальных (j-l)-x выходах будут О. На J-M, . такте на инверсном выходе триггера 51.J устанавливаетс  О, который поступает на элемент И.49.j, запреща  прохождение j-й 1 на выход и разреша  прохождение на выход :х-й
    определ емой кондом следующего
    Ч
    массив.а. Элемент ЗАПРЕТ 48.j пред- 55 отвращает ложное срабатывание блока 33 в момент переключени  триггера. 51.jo Элемент НЕ 50 выполн ет функQ .
    Q
    0
    5
    цию триггера, если в массиве одно число, занимающее первый регистр. На. п-м такте триггер 51 переводитс  i в кулевое состо ние и блок 33 выдает 1 на выходе, соответствующую ном:еру последнего регистра старшего массива,
    Ф о рмула изобретени 
    1. Устройство дл  упор дочивани  чисел,, содержащее п групп входных эле ментов И, п входных регистров, п групп элементов И перезаписи, п групп элементов ИЛИ переписи, группу элементов ИЛИ, первую, вторую, третью группы элементов И, блок пам ти, первую группу элементов задержки и блок управлени , включающий генератор тактовых импзшьсов, триггер,;, счетчик, четыре элемента за.цержки, первый эле- . мев:т И, первый элемент И.ПИ, формирователь импульсов, причем вход за - пуска устройства-соединен с входом формировател  импульсов блока управ- лени ,, в блоке управлени  первый выход генератора тактовькх импульеов соединен с первым входом первого элемента И, причем входы упор дочив, -- ни  чисел соединены с информавд-;онны ми входами соответствующих групп входных элементов И, выходы разр дов входных регистров подключены к информационным входам элементов И пере- за.писи соответствующих групп, отличающеес  тем, что, с целью повышени  быстродействи , в него il... ввб:дены п оперативных регистров, элементы ИЛИ перезаписи, три регистра сдвига, четыре элемента ИЛИ., втора  группа элементов задержки, элемент задержки и блок определени  номера оперативного регистра, в блок управлени  введенъ дешифратор, три элемента ЗАПРЕТ, второй элемент ИЛИ и второй, третий, четвертый элементы И, причем в блоке управлени  выходы счетчика соединены с входами дешифратора , ш-й выход которого соединен с запрещающим входом первого элемента ЗАПРЕТ и через первый элемент задержки с входом останова генератора тактовых импульсов, второй выход которого соединен с первьм входом -второго элемента И, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, второй вход первого элемента И сое
    динен с пр мьм выходом триггера, инверсный выход которого соединен с вторым входом второго элемента И, а счетный вход через второй элемент задержки - с выходом третьего элемента И, выход второго элемента ЗАПРЕТ соединен с информационными входами третьего элемента ЗАПРЕТ и четвертого элемента И, выход первого элемент ЗАПРЕТ соединен с первым входом второго элемента ИЛИ, выход третьего элемента задержки соединен с входом запуска генератора тактовых импульсо выход формировател  импульсов соединен с входом четвертого элемен та задержки, с входом установки в счетчика и.входами установки в ( первого регистра сдвига и блока па- м ти и первым входом первого элемента ИЛИ, выход которого соединен с входом установки в О второго и третьего регистров сдвига, i-й выход где i 1,..., п, третьего регистра сдвига соединен с первым входом (п+1- ,-i)-ro элемента ИЛИ перезаписи, выхо(Ь; i-го элемента ИЛИ перезаписи соединен с синхронизирующим входом i- го оперативного регистра,выход первого разр да ( -го оперативного регистра сое- динен с первым входом т-го элемента ИЛИ j-й группы элементов ИЛИ переписи , где j 1,...,ш; m - число разр дов числа массива, (j+1)-H-разр дный выход i-ro оперативного регистра соединен с первым входом j-ro эле- .мента ИЛИ i-й группы элементов ИЛИ переписи, 1-й разр дный выход .i-ro оперативного регистра,, где f m -(- : + 1),. ., ,р , p-m разр дность адреса шага массива, соединен с первым входом f-ro элемента ИЛИ i-й группы элементов ИЛИ перезаписи, выходы групп элементов ИЛИ переписи соединены с информационньми входами соответствующих входных регистров, выходы входных элементов И каждой i-й группы соединены с вторыми входами элементов ИЛИ переписи соответствующей
    группы, а управл ющие входы входных элементов И каждой i-й группы соединены с первыми входами соответствующих элементов ИЛИ группы и с первыми входами второго и третьего элементов ИЛИ и подключены к выходу четвертого элемента задержки блока управлени , к входу третьего элемента задержки и к второму входу второго элемента ИЛИ блока управлени .
    t5
    20
    , Q
    25
    35
    0
    5
    0
    5
    выход которого соединен с sxoдo i первого разр да первого регистра сдвига, выходы которого соединены 5 с информационными входами элементов И первой группы, выход i-ro элемента И перрзой группы соединен с вторыми входами элементов И переза тиси соответствующей группы и с 1-м управ- 10 л ющим входом блока определен1;  номера оперативного регистра, с первым входом i-ro элемента И второй группы элементов И, выход i-ro элемента И второй группь соединен с входом i-ro элемента задержки первой группы и с i--M входом третьего элемента ИЛИ, выход которого соединен С входом элемента задержки и с управл ющими входами элементов И третьей группыJа также с первым входом третьего элемента И блока управлени  второй вход третьего элемента И которого соединен с выходом первого элемента ИЛИ и с информационным входом второго элемента ЗАПРЕТ блокз управлени , атакже соединен с тактовым входом первого регистра сдвига и с управл ющими входами элементов И первой группы, выход (п+1)-го элемента И первой группы соединен с вторым входом каждого элемента ИЛИ группы, с (п+1)-м информационным входом блока пам ти, с управл ющим входом второго элемента ЗАПРЕТ, со счетным входом счетчика и с информа- ционным входом первого элемента ЗА- ПРЕТ блока управлени , выходы третьего элемента ЗАПРЕТ и четвертого элемента И блока управлени  соединены с тактовыми входами соответ.ст- венно второго и третьего регистров сдвига, каждьй i-й выход блока определени  номера оперативного регистра Соединен с информационным входом i-ro 3JieMeHTa И третьей группы, выход которого соединен с входом i-ro элемента задержки второй группы, выход k-ro элемента задержки второй группы, где k 1,. . . , п-1,.соединен с (n-f-l-k)-M информационным входом второго регистра сдвига, выход п-го элемент задержки второй группы соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с первым информационным входом третьего регистра сдвига, выход каждого k-ro элемента задержки первой группы соединен с (k+1)-M информационным входом третьего регистра сдвига, выход i-ro элеменга задержки первой группы соединен с; вторым входом второго элемента ИЛИ, выход которого соединен с входом первого разр да второго регистра сдвига, i-й выход которого соединен с вторым входом i-ro элемента ИЛИ пе- 1эезапнси и с i-м информационным входом блока пам ти, каждый i-й выход которого соединен.с вторым входом i.ro элемента И второй группы и с информационным входом блока определени  номера оперативного регистра , выход элемента задержки соединен с вторым входом четвертого элемента Ш1И, выход i-po элемента ИЛИ группы соединен с тактовым входом соответствующего входного регистра, выходы элементов И перезаписи каждой i-й группы соединены с информационными входами 1-го оперативного регистра, выход первого элемента И перезаписи калсдой группы соединен с управл ющими входами соответственно третьего элемента ЗАЛРЕТ и четвертого элемента И блока управлени .
    2. Устройство по п. 1 , о т л и ч а- ю ш, е е с   тем, что блок определени  номера оперативного регистра содержит первую группу из п элемен- тов И, группу RS-триггеров, элемент НЕ, вторую и третью группы по п-2 элементов И, первуб группу из п элементов ЗАПРЕТ, группу элементов ИЛИ, вторую группу из п-2 элементов ЗАПРЕТ , причем 1-й информационный вход блока определени  номера оперативног регистра соединен с информационным входом i-ro элемента ЗАПРЕТ первой группь, выход которого соединен с первым входом 1-го элемента И первой группы,- выход которого  вл етс  i-м выходом блока определени  номера оперативного регистра, k-й управл ющий вход блока определени  номера оперативного регистра соединен с .управл ющим входом k-ro элемента ЗАПРЕТ -перв группы и входом установки в 1. k-ro RS-триггера группы, пр мой выход которого соединен с первым входом k-ro элемента ИЛИ группы, выход f-ro эле- мента ИЛИ (1,2,..., п-2) соединен с информационным входом f-ro элемента ЗАПРЕТ второй группы и с первым входом F-ГО элемента И второй группы , выход которого соединен с вторым входом )-го элемента И первой группы, п-й упра.вл ющий вход блока определени  номера оперативного регис
  2. .
    с Ю t 20 25
    п й 55
    35
    40
    «5
    тра соединен с управл ющим входом п-гр элемента ЗАПРЕТ первой группы, и с входами установки в О всех триггеров группы, выхо  (n-l)-ro элемента ИЛИ группы соединен с вторым входом п-го элемента И первой группы, инверсный выход первого RS-триггера группы соединен с вторым входом первого элемента И первой группы, выход г-го элемента ЗАПРЕТ первой группы,. где г 2,... ,11-1, соединен с вторым входом (-г-1)-го элемента И второй группы и с управл ющим входом (г-1)- го элемента ЗАПРЕТ второй группы, выходы которых соединены с первым входом элемента И третьей группы , выход которого соединен с вторым входом (r-l)-ro элемента ШШ группы, а второй вход подключен к инверсному выходу Г--ГО RS-триггера группы и к третьему входу г-го элемента И тре- ть.ей группы, выход первого элементаг ЗАПРЕТ первой группы через элемент НЕ подключен к второму входу первого элемента ИЛИ группы.
    3. Устройство по П.1, о т л и ч а- ю щ е е с   тем, что,блок пам ти содержит группу RS-триггеров, две группы элементов ИЛИ,- группу D-триг- геров, две группы элементов И, элемент задержки, элемент ИЛИ, причем k-й информационный вход блока пам ти соединен с входом установки в 1 RS-триггера группы, пр мой выход которого соединен с первым входом k-ro элемента И первой группы,син- хровходом k-ro D-триггера и первым входом k-ro элемента ИЛИ первой группы , выход которого  вл етс  k-м информационным выходом блока пам ти, вход установки в О блока пам ти ;. подключен к первому входу элемента ИЛИ, первым входам элементов ИЛИ второй группы,, входу установки в 1 п-го RS-триггера группы, выход кото- рого  вл етс  п-м выходом блока пам ти , выход k-ro элемента ИЛИ второй ;группы подключен к входу установки в О k-ro RS -триггера группы (п + + 1 )-й вход блока пам ти соединен с вторы ми входами элементов И первой группы и через элемент задержки соединен с вторым входом элемента ИЛИ, выход k-ro элемента И первой группы соединен с информационным входом k-го D - триггера группы, пр мой выход которого подключен к второму входу элемента ИЛИ первой группы, а инвер-; сный выход соединен с первым входом ,соединен с вторым входом (k-l)-ro
  3. k-ro элемента И второй группы, вы- элемента И второй группы, второй }зход
    ход которого подключен к второму вхо-(r-l)-ro элемента И второй группы
    ду k-ro элемента ИЛИ второй группы, 5 вл етс  п-м информационным входом
    пр мой выход г-го RS-триггера группыблока пам ти.
    37
    фиг.
    о
    -v
    7.J
    Ji
    Яц
    V7.«
    Редактор А.Огар
    ffiiji.. if
    Составитель В.Смирнов
    Техред Н.Бонкало Корректор -А.Зимокосов
    Заказ 3489/43 Тираж 671 . . Подписное ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий . 113035, Москва, Ж-35, Раушска  наб., д, 4/5
    Производс.твенно-полиграфическое предпри тие, г.Ужгород,ул.Проектна ,4
SU843742291A 1984-05-17 1984-05-17 Устройство дл упор дочивани чисел SU1241228A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843742291A SU1241228A1 (ru) 1984-05-17 1984-05-17 Устройство дл упор дочивани чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843742291A SU1241228A1 (ru) 1984-05-17 1984-05-17 Устройство дл упор дочивани чисел

Publications (1)

Publication Number Publication Date
SU1241228A1 true SU1241228A1 (ru) 1986-06-30

Family

ID=21119603

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843742291A SU1241228A1 (ru) 1984-05-17 1984-05-17 Устройство дл упор дочивани чисел

Country Status (1)

Country Link
SU (1) SU1241228A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидтельство СССР № 881734, кл. G 06 F 7/04, 1981. Авторское свидетельство СССР № 1012239, кл. С 06 F 7/06, 1983. *

Similar Documents

Publication Publication Date Title
SU1241228A1 (ru) Устройство дл упор дочивани чисел
SU1037246A1 (ru) Устройство дл сортировки чисел
RU1807448C (ru) Устройство дл программного управлени
SU1188743A1 (ru) Устройство дл имитации объекта контрол
SU1388845A1 (ru) Устройство дл определени экстремального числа
SU1120326A1 (ru) Микропрограммное устройство управлени
SU1030797A1 (ru) Устройство дл сортировки @ @ -разр дных чисел
SU1280639A1 (ru) Устройство дл загрузки данных
SU915292A1 (ru) Устройство для селекции информационных каналов 1
SU1117631A1 (ru) Устройство дл сортировки чисел
SU898409A1 (ru) Распределитель импульсов
RU2093881C1 (ru) Адаптивное устройство управления
SU1310822A1 (ru) Устройство дл определени старшего значащего разр да
SU1378038A1 (ru) Пространственно-временна цифрова коммутационна система
SU877523A1 (ru) Устройство дл определени максимального числа из группы чисел
SU1649533A1 (ru) Устройство дл сортировки чисел
SU1656567A1 (ru) Устройство дл распознавани образов
SU1495778A1 (ru) Многоканальное устройство дл ввода аналоговой информации
SU1012239A1 (ru) Устройство дл упор дочивани чисел
SU1515378A1 (ru) Адресно-коммутационное устройство
SU1103255A1 (ru) Кодоуправл емый узел сеточной модели
SU1633529A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1394451A1 (ru) Устройство дл регистрации дискретных сигналов
SU1252779A1 (ru) Устройство дл последовательного выделени единиц из двоичного кода
SU1547076A1 (ru) Преобразователь параллельного кода в последовательный