SU1515378A1 - Адресно-коммутационное устройство - Google Patents

Abstract

Изобретение относитс  к технике св зи и может быть использовано в узлах коммутации телеграфных каналов повышенной пропускной способности. Цель изобретени  - исключение потерь информации при коммутации. Поставленна  цель достигаетс  введением в устройство четырех элементов И 19. 21, 23, 27, счетчика 20 количества зан тых зон пам ти накопител  1, трех элементов ИЛИ 22, 24, 26 и информационного ключа 25. При поступлении признака "Конец", принадлежащего одному из обрабатываемых каналов, на инверсном выходе блока 17 пам ти по вл етс  логическа  единица, свидетельствующа  об освобождении зоны пам ти накопител  1, отведенной под информацию данного источника. Эта единица, проход  через элемент И 23 и элемент ИЛИ 26, поступает на второй вход счетчика 20 и уменьшает его показани  на единицу. Таким образом, устройство готово дл  работы с новым источником. 1 ил.

Description

3

Изобретение относитс  к технике св зи и может быть использовано в узлах коммутации телеграфных каналов повышенной пропускной способности.

Целью изобретени   вл етс  исключение потерь информации при коммутации .

На чертеже представлена структурна  электрическа  схема адресно-коммутационного устройства.

Устройство содержит накопитель 1, выходной распределитель 2, блок 3 сигналов опорной частоты, входной распределитель , входной регистр 5, входной ключ 6, выходной ключ 7I счетчик 8 состо ний, решающий блок 9 генератор 10 одиночного импульса, буферный регистр 11 , первый элемент . И 12,счетчик 1 3 адресов.дешифратор k, первый блок 15 пам ти, мультиплексор 1б, второй блок 17 пам ти, ключ 18 пам ти, второй элемент И 19, счетчик 20 количества зан тых зон пам ти накопител  1, третий элемент И 21, пер вый элемент ИЛИ 22, четвертый элемен И 23, второй элемент ИЛИ 2, информационный ключ 25, третий элемент ИЛИ 2б и п тый элемент И 27.

Устройство работает следующим образом .

о Информаци  от М источников по Н адресно-информационным магистрал м () поступает на входные регистры 5.

Входной распределитель k по сигналам блока 3 подключает входные регистры 5 через входные ключи 6 к буферному регистру 11. При подключении i-ro входного регистра 5 (где 6Н) на выходе буферного регистра 11 по вл етс  информациоуное слово, состо щее из адресной части, в которой закодирован К-й номер источника информации (где ), собственно информационной части и служебной информации , содержащей признаки начала работы источника НИ и ее конца КИ ( наличие или отсутствие логической единицы на соответствующих разр дах адресно-информационного слова). При этом адресна  часть поступает на адресные входы первого блока 15 пам ти информационна  часть - на вход ключе

18, признак НИ через второй элемент И 19 на первый вход (вход +1) счетчика 20 количества зан тых зон пам ти накопител  1, а также через третий элемент И 21 и второй

1515378

ИЛИ 2k - на управл ющий записью вход первого блока 15 пам ти, кроме того.

5

0

5

0

признак НИ через элемент И 21 поступает на управл ющий записью единицы вход второго блока 17 пам ти, признак КИ - на управл ющие входы мультиплексора 1б и информационного ключа 25, на управл ющий записью нул  вход второго блока 17 пам ти и через второй элемент ИЛИ 2k на управление записью первого блока 15 пам ти, а так- we через элемент И 27 и элемент ИЛИ 26 на второй вход (вход -1) счетчика 20.

Перед началом работы накопитель 1, буферный регистр 11, сметчик 8, счетчик 20, первый блок 15 пам ти и второй блок 17 пам ти обнул ютс , а на счетчике 13 выставл етс  начальный код, равный единице, поэтому на пр мом выходе второго блока 17 пам ти присутствует логический ноль, запрещающий прохождение сигналов опорной частоты через элемент И 12 на счетчик 13, число на выходе которого  вл етс  адресом первой свободной зоны пам ти накопител  1 и поступает через информационный ключ 25 на входную информационную шину первого блока 15 пам ти. При по влении на выходе буферного регистра 11 признака НИ счетчик 20 прибавл ет единицу, логическа  единица с инверсного выхода разрешает прохождение признака НИ через элемент И 21 и элемент ИЛИ 2, Таким образом, в первый блок 15 пам ти по адресу,  вл ющемус  номером начавшего работать источника информации, записываетс  показание счетчика 13, а затем оно из первого блока 15 пам ти поступает на дешифратор И, на угфавл ющем входе которого находитс  логическа  единица (разрешение на дешифрацию) с инверсного 5 выхода второго блока 17 пам ти, поступивша  через первый элемент ИЛИ 22. Сигнал с выхода дешифратора 14 поступает на соответствующий ключ 18 и открывает его дл  прохождени  информационной части с буферного регистра 11 в свободную зону пам ти накопител  1. Кроме того, признак НИ производит запись во второй блок 17 пам ти логической единицы, означающей, что зона с данным адресом в накопителе 1 зан та под прием информации. По вивша с  в результате этого на выходе второго блока 17 пам ти логическа  единица поступает на элемент

5

0

0

И 12, разреша  прохождение сигналов опорной частоты на счетчик 13, который производит перебор адресов на входе второго блока 17 пам ти через мультиплексор 1б, до по влени  на пр мом выходе второго блока 17 пам ти логического нул , запрещающего прохождение сигналов опорной частоты на счетчик 13. Наличие логического нул  в j-й  чейке пам ти второго блока 17 пам ти, где , означает, что j-  зона пам ти в накопителе 1 свободна дл  приема информации от нового источника. В случае начала работы такого источника на выходе буферного регистра 11 по вл етс  признак НИ и описанный процесс повтор етс . Таким образом, по мере по влени  новых работающих каналов в первом блоке 15 пам ти происходит запись по адресам,  вл ющимс  номерами работакхиих источников, адресов зон пам ти накопител  1, в которых происходит накопление информации с прикрепленного источника.

В процессе работы по вление информационного слова без служебных признаков от какого-либо источника

информаци  вместо номера зоны, в которой осуществл лось накопление информации от этого источника. Зан тие освободившейс  зоны осуществл етс  после выставлени  адреса данной зоны на счетчике 13 и по влени  на выходе буферного регистра 11 служебного признака НИ.

Наличие единицы на одном из выходов дешифратора ставит счетчик 8 в состо ние пр мого счета и измен ет его состо ние. Этот же сигнал открывает ключ 18, и информаци  переписываетс  в зону пам ти накопител  1, закрепленную в насто щее врем  за данным источником информации.

К выходам зон пам ти накопител  1 подключены генераторы 10 одиночного

импульса, формирующие сигнал при передаче одного блока данных из соответствующей зоны накопител  1. Эти сигналы поступают на соответствующие счетчики 8.

При наличии сигнала от генератора 10 одиночного импульса и решающего блока 9 одного информационного канала счетчик 8, закрепленный за этим информационным каналом, работает в ре

вызывает считывание из первого блока 30 жиме обратного счета. При установ15 пам ти адреса зоны пам ти накопител  1, в которой происходит накопление информации от данного источника , дешифрацию этого адреса и включение соответствующего ключа 18.

В случае окончани  работы источника информации на выходе буферного регистра 11 по вл етс  признак КИ, который уменьшает на единицу показани  счетчика 20, поступает на управл юий вход мультиплексора 1б и подключает выход первого блока 15 пам ти к адресному входу второго блока 17 пам ти, а также по управл ющему

входу информационного ключа 25 закры- д чика 20 устанавливаетс  логический вает его, т.е. на информационном входе блока 15 выставл етс  нулева  информаци . Кроме того, признак КИ поступает на управл ющий записью нуноль , на другом выходе - логическа  единица. Тем самым запрещаетс  прохождение признаков НИ новых посту пающих каналов информации на управл

л  вход второго блока 17 пам ти. Та- 50 работой устройства. Так как все

КИМ образом, по адресу,  вл ющемус  адресом зоны пам ти накопител  1, в котсоую поступала информаци  с данного источника, во второй блок 17

пам ти записываетс  логический ноль,

означающий освобождение данной зоны пам ти накопител  1 дл  приема информации от другого источника, а в блок 15 пам ти записываетс  нулева 

лении одного из счетчиков 8 в нулевое состо ние на его выходе формируетс  нуль, мен ющий сигнал на выходе соответствующего выходного ключа 7 и

перевод щий выходной распределитель 2 в следующее состо ние, определ ющее вывод информации из следующей зоны накопител  1.

В случае превышени  количеством

входных каналов количества зон пам ти накопител  1 (т.е. дл  счетчика 20 установлен некоторый порог X, равный количеству зон пам ти накопител  1) на инверсном выходе счетчика 20 устанавливаетс  логический

ноль, на другом выходе - логическа  единица. Тем самым запрещаетс  прохождение признаков НИ новых поступающих каналов информации на управлезоны пам ти накопител  1 зан ты, то на инверсном выходе блока 17 установлен логический ноль, на другом выходе - логическа  единица по всем

По вление информационного слова без служебных признаков от какого- либо обрабатываемого источника вы

зыоает считывание из первого блока 15 пам ти адреса зоны пам ти накопител  1, в которой происходит накопление информации от данного истомни- КЗ, дешифрацию этого адреса (разрешаетс  логической единицей выхода счетчика 20) и включение соответствующего ключа 18,

При поступлении признака КИ, . принадлежащего одному из обрабатываемых канал.зв повтор етс  процесс, описанный ранее. На инверсном выходе блока 17 пам ти по вл етс  логическа  единица, свидетельствующа  об ос вобождении зоны пам ти накопител , . отведенной под информацию данного источника . Эта единица, проход  через элемент И 23 и элемент ИЛИ 26, поступает на второй вход счетчика 20 и : уменьшает его показани  на единицу. Тем самым на одном его выходе устанавливаетс  логическа  единица, а на другом - логический ноль. Таким образом , устройство готово дл  работы с новым поступившим источником, формула изобретени 

Адресно-коммутационное устройство содержащее накопитель, выходной распределитель , блок сигналов опорной, частоты, входной распределитель, буферный регистр, первый элемент И, счетчик адресов, дешифратор, первый блок пам ти, мультиплексор, второй блок пам ти, а в каждом коммутирующее канале - последовательно соединенные входной регистр и входной ключ, выходной ключ, счетчик состо ний , решающий блок, ключ пам ти и генератор одиночного импульса, при этом управл ющий вход входного ключ соединен с соответствующим выходом входного распределител , вход которого соединен с выходом блока сигналов опорной частоты и ггервым входом первого элемента И, выход которого соединен со счетным зходом счетчика адресов, выход которого соединен с первым входом мультиплексора, выход которого соединен с адресным входом второго блока пам ти, пр мой выход которого соединен с вторым входом первого элемента И, выход входного ключа соединен с соответствуклцим входом буферного регистра, информационный выход которого соединен с инфор мационным входом ключа пам ти, управл ющий вход которого соединен с входом пр мого счета счетчика сос

,-

0

5

5

0

5

0

5

0

5

то ний и с соответствующим выходом дешифратора, информационный вход которого соединен с вторым входом мультиплексора и выходом первого блока пам ти, адресный вход которого соединен с вторым выходом буферного регистра, третий выход которого соединен с управл ющим входом мультиплексора и управл ющим записью О входом второго блока пам ти, выход ключа пам ти соединен с соответствующим информационным входом накопител , выход которого соединен с входами выходного ключа и генератора одиночного импульса, выход которого соединен с информационным входом счетчика состо ний , выход которого через решающий блок соединен с управл ющими входами выходного ключа и счетчика состо ний, второй выход решающего блока соединен с входом выходного распределител , соответствующий выход которого соединен с вторым входом решающего блока, отличающее- с   тем, что, с целью исключени  потерь информации при коммутации, введены второй, третий, четвертый и п тый злем ,- нты И, первый, второй и третий элемен Ь1 ИЛИ, информационный ключ и сиетчик количества зан тых зон пам ти накопител , при этом четвертый выход буферного регистра соединен с первым входом второго элемента И и через последовательно соединенные третий элемент И, второй элемент ИЛИ - с управл ющим входом первого блока пам ти, информационный вход которого соединен с выходом информационного ключа, управл ющий вход которого объединен с вторым входом второго элемента ИЛИ, первым входом п того элемента И и подключен к третьему выходу буферного регистра, выход счетчика адресов соединен с входом информационного ключа, первый вход второго элемента ИЛИ соединен с управл ющим записью 1 входом второго блока пам ти, инверсный выход которого соединен с первым входом первого элемента ИЛИ, первым входом четвертого элемента И и вторым входом второго элемента И, выход которого соединен с первым входом счетчика количества зан тых зон пам ти накопител , второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходок четвертого элемента И, второй

вход которого соединен с пр мым выходом счётчика количества зан тых зон пам ти накопител  и вторым входом первого элемента ИЛИ, выход которого соединен с управл ющим входом дешифратора, инверсный выход счетчика количества зан тых зон пам ти накопител  соединен с вторым входом третьего элемента И и вторым входом п того элемента И, выход которого

соединен с вторым входом третьего элемента ИЛИ, при этом пр мой выход счетчика количества зан тых зон пам ти накопител   вл етс  контрольным выходом адресно-коммутационного устройства , входом которого  вл етс  вход входного регистра, а выходом адресно-коммутационного устройства  вл етс  выход выходного ключа.

Claims (1)

1. Формула изобретения Адресно-коммутационное устройство, содержащее накопитель, выходной распределитель, блок сигналов опорнойчастоты, входной распределитель, буферный регистр, первый элемент И, счетчик адресов, дешифратор, первый блок памяти, мультиплексор, второй блок памяти, а в каждом коммутирующем канале - последовательно соединенные входной регистр и входной ключ, выходной ключ, счетчик состояний, решающий блок, ключ памяти и генератор одиночного импульса, при этом управляющий вход входного ключа соединен с соответствующим выходом входного распределителя, вход которого соединен с выходом блока сигналов опорной частоты и первым входом первого элемента И, выход которого соединен со счетным входом счетчика адресов, выход которого соединен с первым входом мультиплексора, выход которого соединен с адресным входом второго блока памяти, прямой выход которого соединен с вторым входом первого элемента И, выход входного ключа соединен с соответствующим входом буферного регистра, информационный выход которого соединен с информационным входом ключа памяти, управляющий вход которого соединен с входом прямого счета счетчика сос тояний и с соответствующим выходом дешифратора, информационный вход которого соединен с вторым входом мультиплексора и выходом первого блока памяти, адресный вход которого соединен с вторым выходом буферного регистра, третий выход которого соединен с управляющим входом мультиплексора и управляющим записью О входом второго блока памяти, выход ключа памяти соединен с соответствующим информационным входом накопителя, выход которого соединен с входами выходного ключа и генератора одиночного импульса, выход которого соединен с информационным входом счетчика состояний, выход которого через решающий блок соединен с управляющими входами выходного ключа и счетчика состояний, второй выход решающего блока соединен с входом выходного распределителя, соответствующий выход которого соединен с вторым входом решающего блока, отличающеес я тем, что, с целью исключения потерь информации при коммутации, введены второй, третий, четвертый и пятый элементы И, первый, второй и третий элементы ИЛИ, информационный ключ и счетчик количества занятых зон памяти накопителя, при этом четвертый выход буферного регистра соединен с первым входом второго элемента И и через последовательно соединенные третий элемент И элемент ИЛИ первого блока вход которого формационного которого объединен с вторым входом второго элемента ИЛИ, первым входом пятого элемента И и подключен к третьему выходу буферного регистра, выход счетчика адресов соединен с входом информационного ключа, первый вход второго элемента ИЛИ соединен с управляющим записью 1 входом второго блока памяти, инверсный ’выход которого соединен с первым входом первого элемента ИЛИ, первым входом четвертого элемента И и вторым входом второго элемента И, выход которого соединен с первым входом счетчика количества занятых зон памяти накопителя, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом четвертого элемента И, второй , второй с управляющим входом памяти, информационный соединен с выходом инключа, управляющий вход ’515378 вход которого соединен с прямым выходом счётчика количества занятых зон памяти накопителя и вторым входом первого элемента ИЛИ, выход которого соединен с управляющим входом дешифратора, инверсный выход счетчика количества занятых зон памяти накопителя соединен с вторым входом третьего элемента И и вторым входом пятого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, при этом прямой выход счетчика количества занятых зон памяти накопителя является контрольным выходом адресно-коммутационного устройства, входом которого является вход входного регистра, а выходом адресно-коммутационного устройства является выход выходного ключа.