SU1509909A1 - Устройство распределени оперативной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике , в частности, к устройствам управлени  пам тью. Цель изобретени  - повышение плотности записи в оперативную пам ть за счет выделени  оптимального по размеру массива оперативной пам ти, а при отсутствии массива требуемого размера - за счет выделени  совокупности из минимального числа массивов. Устройство содержит первую 1 и вторую 2 группы регистров, блок 3 сортировки, третью группу регистров 4, первый 5, второй 6 и третий 7 регистры, генератор импульсов 8, первый 9 и второй 10 счетчики, сумматор 11, первый 12 и второй 13 элементы сравнени , первый 14, второй 15, третий 16 и четвертый 17 триггеры, первый 18, второй 19, третий 20 и четвертый 21 элементы И. 1 з.п. ф-лы, 3 ил.

Description

:л

со СО

QD

Фие.1

434}

1- 2 1509909

Изобретение относитс  к вычислительной технике, в частности к устройствам управлени  пам тью.

Цель изобретени  - повышение плот- г ности записи в оперативную пам ть за счет выделени  оптимального по размеру массива оперативной пам ти, а при отсутствии массива требуемого размера за счет выделени  совокупное- 10 ти из минимального числа массивов.

На фиг. 1 представлена функциональна  схема устройства,на фиг. 2 - функциональна  схема блока сортировки , на фиг. 3 - диаграмма, по сн юща  15 работу устройства.

Устройство содержит первую 1 и BTOpjTo 2 группы регистров, блок 3 сортировки, третью группу регистров 4, первый 5, второй 6 и третий 7 ре- 20 гистры, генератор 8 импульсов, первый 9 и второй 10 счетчики, сумматор 11, первый 12 и второй 13 элементы сравнени , первый 14, второй 15, третий

30

35

16 и четвертый 17 триггеры, первый 25 18, второй 19, третий 20 и четвертый 21 элементы И и имеют группу 22 вхо- дов размеров массивов пам ти, группу 23 входов начальных адресов массивов пам ти, вход 24 размера тре- буемого массива пам ти, вход 25 запуска , группу адресных выходов 26, выход 27 числа выделенных массивов пам ти, выход 28- начального адреса вьщеленного массива пам ти, первый 29 и второй 30 сигнальные выходы и выход 31 готовности.

Блок сортировки содержит элемент И 32, триггер 33, ключ 34, группу 35  чеек коммутации, а в каждой  чейке первый 36 и второй 37 элементы И, триггер 38, ключ 39, элемент 40 сравнени , первый 41 и второй 42 коммутаторы . Блок сортировки имеет первую 43 и вторую 44 группы входов, вход .г 45 синхронизации, первый 46 и второй , 47 выходы. Элемент 12

40

сравнени , элемент

представИ 20, регистр 6 и триггер 15 л ют собой группу элементов дл  выделени  оптимального по размеру ма.с- сива пам ти, т.е. массива, длина которого L J 5: L

ТР,

и L J - L,

- mm,

где - размер запрашиваемого Mac сива пам ти. Сумматор 11, регистры 4 и 7, элемент 13 сравнени , счетчик 10, элементы И 19, 21 и триггер 17 представл ют собой группу элементов Дл  выделени  минимального числа

г 0

5

0

0

5

5

г

0

0

с

массивов пам ти в соответствии с запросом. Обе группы элементов работают одновременно.

Принцип выделени  оптимального по размеру массива пам ти заключаетс  в следующем.

С первого выхода блока сортировки на элемент 12 сравнени  последовательно поступают коды размеров массивов пам ти, начина  с наибольшего, а с второго выхода блока сортировки - соответствующие им начальные адреса. Если код размера поступившего массива больше либо равен требуемому, то соответствующий ему начальный адрес записываетс  в регистр 6, а триггер 15 устанавливаетс  в единичное состо ние, сигнализиру  о вьщелении пам ти одним массивом. По окончании работы устройства в регистре 6 находитс  начальный адрес оптимального по размеру массива пам ти.

Выделение совокупности, состо щей из минимального числа массивов, осуществл етс  следующим образом.

На вход сумматора 11 последовательно поступают коды размеров массивов пам ти,начина  с наибольшего, на вход первого регистра третьей группы регистров 4 - соответствующие им начальные адреса. Если суммарна  длина поступивших массивов пам ти.мень- ше требуемой, то из j-ro регистра 4 , (J 1,п-1) информаци  переписывает- с  в (+1)-й регистр 4, а в первый регистр группы регистров 4 записываетс  начальный адрес поступившего массива пам ти. Одновременно в счетчике 10 подсчитываетс  число массивов . Как только суммарна  длина массивов превысит размер требуемого массива, запись начальных адресов прекращаетс . По окончании работы устройства в счетчике 10 хранитс  . двоичный код числа выделенных массивов N, а в первых N регистрах 4 - начальные адреса выделенных массивов..

Устройство работает следзтащим образом .

В исходном состо нии регистр 7, счетчики 9, 10, триггеры 14-17 и 33, 38 блока сортировки обнулены (цепи :. обнулени  не показаны). В регистры 1 по входам 22 записаны коды размеров свободных массивов пам ти, в регистры 2 по входам 23 - начальные адреса массивов пам ти, причем если некото is

|)Ъ1й массив пам ти зан т , то в сеют- ветствующий регистр 1 записывае тс  нулевой код, В регистр 5 по входу 24 записан код размера требуемого массива пам ти. В исходном состо нии с первого выхода блока сортировки на вход сумматора 11 и элемента 12 сравнени  поступает код размера максимального свободного массива пам ти, а с второго выхода блока сортировки на вход первого регистра 4 третьей группы и на вход регистра 6 поступает соответствующий ему начальный адрес . Если код числа по первому входу элемента сравнени  больше, либо равен , кода по второму входу, то на выходе элемента сравнени  логическа  единица. С приходом по входу 25 импульса запуска триггер 14 переходит в единичное состо ние, элемент И 18 открываетс  и импульсы с генератора 8 импульсов поступают на вход счетчика 9, увеличива  его состо ние на единиду. Если код размера поступившего массива-пам ти больше, либо равен , требуемого, то на выходе элемента 12 сравнени  логическа  1, элемент И 20 открыт и импульс с генератора 8 импульсов переводит триггер 15 в единичное состо ние, в регистр 6 записываетс  начальный адрес массива .. В противном случае элемент И 20 закрыт-, запись информации в регистр 6 не происходит. В исходном состо нии регистр 7 обнулен, на выходе элемента сравнени  логический О, элемент И 21 закрыт, элемент И 19 открыт. Первый импульс с генератора 8 импульсов через элемент И 19 записывает суммарную длину массива пам ти в регистр 7, в регистр 4 записываетс  на- |Чальньй адрес массива пам ти, состо - 1ние счетчика 10 увеличиваетс  на единицу . Кроме того, импульс с генератора импульсов поступает на вход синхронизации блока сортировок и через врем  , определ емое особенностью работы блока сортировки, на его первом и втором выходах по вл етс  соответственно код размера и начальный адрес очередного массива паг м ти. В том случае, если к приходу очередного импульса с генератора импульсов суммарна  длина массивов пам ти, хран ща с  в регистре 7,больше , либо равна требуемой, на выходе элемента 13 сравнени  логическа  1, элемент И 19 закрыт, запись информаQl ) - )

Ш1И в регистрг, 4, 7, счетчики 10 не прои Г1 водите   .

С приходом (n-bl)-ro по счету им- пульса на тзыходе переполнени  счетчика 9 по вл етс  импульс, который устанавливает в нулевое состо ние триггер 14 и, тем самым, отключает генератор импульсов. Триггер 16 ус0 танавливаетс  в единицу, что сигнализирует о готовности устройства выдать информацию. Кроме того, если к моменту окончани  работы суммарна  длина массива не меньше требуемой,

5 то на выходе элемента 13 сравнени  логическа  1, элемент И 21 открыт и сигнал переполнени  с выхода счетчика 9 устанавливает в единичное состо ние триггер 17, что сигнализи0 рует о выделении совокупности массивов пам ти. Устройство завершает работу .

Таким образом, по окончании работы на выходах 29(30) возможна следующа 

5 комбинаци  двоичных сигналов: 1(1) - пам ть вьщелена одним массивом, 0(1) выделена совокупность массивов, 0(0) - пам ть не вьщелена.

В первом случае начальный адрес вьщеленного массива находитс  в- регистре 6, который выдаетс  по выходу 28.

Во втором случае по выходу 27 из счетчика 10 выдаетс  двоичный код N чис ла выделенных массивов, начальные адреса которых из первых N регистров 4 выдел ютс  по выходам 26.

Блок сортировки (фиг. 2) работает следующим образом.

В исходном состо нии триггеры 33 и 38 обнулены с их инверсных выходов снимаетс  сигнал логической 1, который открывает ключи 34 и 39.

По первой группе входов 43 коды размеров массивов пам ти через отк15ы- тые ключи 34 и 39 поступают на входы элементов 40 сравнени  и коммутаторов 41, по второй группе входов 44 на входы коммутаторов 42 поступают начальные адреса массивов пам ти. Выделение максимального кода размера и соответствующего ему начального адреса пам ти осуществл етс  следующим образом.

В каждой S-й  чейке коммутации (S 1 ,п-Т) на элементе 40 сравнени  сравниваетс  код размера (S+1)-ro массива пам ти с наибольшим из предыдущих S массивов. Если код по перво0

5

0

5

0

5

му входу элемента 40 сравнени  боль- , ше, либо равен, кода по второму входу , то ча выходе элемента 40 сравнени  логическа  1, коммутаторы 41 и 42 открыты по первому информационному входу. В противном случае коммутаторы открыты по второму информационому входу. Таким образом, на выходе первого коммутатора 41 S-й  чейки коммутации всегда присутствует код максимального из первых (S+1) массивов пам ти, на выходе второго коммутатора 42 - соответствующий ему начальный адрес. В результате последовательного сравнени  и коммутации на выходе первого коммутаторы 41 (п-1)й  чейки коммутации по вл етс  код размера максимального массива пам ти, на выходе второго коммутатора 42 - соответствующий ему начальный адрес.

По вление на выходе элемента сравнени  S-й  чейки коммутации логической 1 говорит о том, что, возможно код на (S+1)-M входе первой группы входов 43  вл етс  максимальным. Если на выходе элемента 40 сравнени  S-й  чейки коммутации сигнал Х 1, а сигнал Х 0(п-1 ), то на (S+1)-M входе первой группы входов 43 присутствует максимальный код, который подлежит исключению из дальнейшего рассмотрени  с приходом синхроимпульса по входу 45. Группа элементов И 32, 36, 37 обеспечивает определение и исключение максимального вьщеленного кода. Это осуществл етс  следующим образом.

С вьгхода элемента И 37 S-й  чейки коммутации на второй вход элемента И 36 CS-1)-й  чейки коммутации поступает сигнал, определ емы -1 логической функцией fg - Хд- KS, ... X ,,, где Хз - инверси  сигнала на выходе элемента сравнени  в S-й  чейке коммутации . Если Хд-ч 1 и fg 1, то с приходом синхроимпульса с входа 45 через элемент И 36 (S-1)-й  чейки триггер 38 переходит в единичное состо ние , потенциал логического О с его инверсного выхода закрывает ключ 39 и S-й массив пам ти из дальнейшего рассмотрени  исключаетс . Через врем  о (п-1)( + )

ер коМ

ком врем  переключени  сравнени  и коммутатора соответственно, на выходе последней

где Т,р, элемента

 чейки коммутации по вл етс  код размера и начальный адрес максимального из оставшихс  массивов пам ти. (Если f; 1, то синхроимпульс через элемент И 32 устанавливает в единичное состо ние триггер 33, ключ 34 закрываетс ).

Эпюры на фиг. 3 по сн ют работу

блока сортировки и устройства в целом , где I - момент поступлени  (обновлени ) информации на входах блока сортировки, II - момент по влени  кода размера и начального адреса

массива пам ти, на выходах блока сортировки; III - момент прихода синхроимпульса на синхровход блока сортировки . I

Таким образом, предлагаемое устройство позвол ет выделить оптимальный по размеру массив оперативной пам ти, а при отсутствии такого - совокупность из максимального числа массивов пам ти.

0

5 0 5

0

5

Claims (2)

1. Устройство распределени  оперативной пам ти, содержащее первую и вторую группы из п регистров (п - число анализируемых массивов оперативной пам ти), три регистра, генератор импульсов, первый и второй триггеры , первый, второй и третий элементы И, два счетчика, два элемента сравнени , сумматор, причем информационные входы К-х регистров первой и второй группы (К 1,п)  вл ютс  соответственно входом размера и входом начального адреса К-го массива оперативной пам ти устройства, вход размера требуемого массива устройства соединен с информационным входом первого регистра, выход которого соединен с первым входом первого элемента сравнени , вход запуска устройства соединен с входом установки в единичное состо ние первого триггера , выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, выход первого элемента И соединен со счетным входом первого счетчика, счетный вход второго счетчика соединен с выходом второго элемента И, выход первого элемента сравнени  соединен с .первым входом третьего элемента И первый вход второго элемента сравнени  сое5

10

15

20

91509909

динен с первым входом сумматора, вход установки в единичное состо ние второго триггера соединен с входом записи второго регистра, отличающеес  тем, что, с це;гью повышени  плотности записи в оперативную

пам ть за счет выделени  оптимального I V

по размеру массива оперативной пам ти , а при отсутствии массива требуемого размера - за счет выделени , совокупности из минимального числа массивов, в него введены блок сортировки , треть  группа регистров, третий и четвертый триггеры, четвертый элемент И, причем выходы К-х регистров первой и :второй групп соединены соответственно с К-ми входами первой и второй групп входов блока сортировки , первый выход которого соединен с вторыми входами первого элемента сравнени  и сумматора, выход которого соединен с информадионным входом третьего регистра, выход которого соединен с первым входом второго 25 элемента сравнени , второй вход которого соединен с выходом перв.ого регистра , выход второго элемента сравнени  соединен С первым входом четвертого элемента И и инверсным входом 30 второго элемента И, выход которого соединен с входами записи третьего регистра и регистров третьей группы, выход М-го регистра третьей группы соединен с информационным входом i (М+1)-го регистра третьей группы (М 1,11-1), выход К-го регистра третьей группы  вл етс  К-м выходом группы адресных выходов устройства, пр мой вход второго элемента И соединен с выходом первого элемента И, вторым входом третьего элемента И и входом синхронизации блока сортировки, второй выход которого соединен с информационным входом третьего регистра и с информационным входом первого регистра третьей группы, выход переполнени  первого счетчика соединен с входом установки в нулевое состо ние первого триггера, с входом установки в единичное состо ние третьего триггера и вторым входом четвертого элемента Н, выход которого соединен с входом установки в единичное состо ние четвертого триггера, выход которого  вл етс  первым сигнальным выходом устройства, второй сигнальный выход которого соединен с выходом второго триггера, выход третьего

35

40

45

50

55

10

триггера  вл етс  выходом roTOBHocfit устройства, выход начального .адреса выделенного массива пам ти которого соединен с выходом второго регистра,, выход данных второго счетчика  вл етс  выходом числа выделенных массивов устройства.

0

5

0

5 0

5

0

5

0

5

2. Устройство по п. 1, о т л и - чающеес  тем, что блок сортировки содержит элемент И, триггер, ключ и группу из п-1  чеек коммутации , а в каждой  чейке коммутации - первый и второй элементы И, триггер ключ, элемент сравнени , первый и второй коммутаторы, причем в каждой  чейк,е коммутации выход ключа соединен с первым входом элемента сравнени  и с первьм информационным входом коммутатора, второй информационный вход которого соединен с вторым входом э.пемента сравнени , выход которого соединен с управл ющими входами первого и второго коммутаторов , -с первым входом первого элемента И и с инверсным входом второго элемента И, пр мой вход которого соединен с вторым входом первого элемента И, выход которого соединен с входом установки в единичное состо ние триггера, инверсный выход которого соединен с управл ющим входом ключа, третьи входы первых элементов И всех  чеек коммутации соединены с входом синхронизации блока сортировки и с первым входом элемента И, выход которого соединен с входом установки в единичное состо ние триггера, инверсный выход которого соединен-с управл ющим входом ключа, выход которого соединен с вторым входом первого коммутатора первой  чейки коммутации , выход первого комму-та тора К-й  чейки коммутации (К 1,п-2) соединен с вторым входом первого коммутатора (К+1)-й  чейки коммутации , выходы первого и второго коммутаторов (п-1)-й  чейки коммутации  вл ютс  соответственно первым и вторым выходами блока сортировки, пр мой вход второго элемента И К-й  чейки соединен с выходом, второго элемента И ()-й  чейки коммутации причем пр мой вход второго элемента И (п-1)-и  чейки коммутации соединен с входом логической единицы, выход второго элемента И первой  чейки коммутации соединен с вторым входом

. n1509

элемента И, информационный вход ключа соединен с первым входом первой группы входов блока сортировки, информационный вход ключа j-й  чейки коммутации (j Т7п-Т) соединен с (j+1)-M входом первой группы входов блока сортировки, первый информационный вход второго коммутатора j-й  чейки коммутации соединен с (j+1)-M

12

входом второй группы входов блока сортировки, второй информационный вход второго коммутатора первой  чейки коммутации соединен с первым входом второй группы входов блока сортировки , выход второго коммутатора К-й  чейки коммутации (К 1,п-2) соединен с вторым входом второго коммутатора (К+1)-й  чейки коммутации.

Редактор О.Головач

Составитель А.Иванов Техред М.Дидык

Ж

Ж

Фие.З

Корректор В. Кабаций