SU1667150A1 - Устройство дл индикации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах отображени  информации на матричных индикаторных панел х. Цель изобретени  - расширение области применени  устройства за счет обеспечени  возможности индикации дес тичных чисел с гашением незначащих нулей в их старших и младших разр дах. Поставленна  цель достигаетс  тем, что в устройство, содержащее блок пам ти 1, знакогенераторы 2 и 10, генератор импульсов 7, счетчики 8 и 9, блок сравнени  11, триггер 12, регистр сдвига 13, демультиплексор 15, элементы И 14 первой группы, дешифратор 4, ключи 3, 5 первой и второй групп, матричную индикаторную панель 6, введены триггеры 19, 21, 23 и 24, регистр 25, элементы И 27 и 22, элементы ИЛИ 16, регистр сдвига 20, коммутатор 29, элементы И 28 второй группы, формирователь импульсов 18, что обеспечивает анализ индицируемого числа на наличие зап той и незначащих нулей. 1 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах отображени  цифровой информации

Цель изобретени  - расширение обла- сти применени  устройства за счет обеспечени  возможности индикации дес тичных чисел и гашени  незначащих нулей в их старших и младших разр дах

На чертеже представлена функционэль- на  схема устройства

Устройство содержит блок пам ти 1, первый знакогенератор 2, ключи 3 первой группы, дешифратор 4, ключи 5 второй группы , матричную индикаторную панель 6, ге- нератор импульсов 7, второй счетчик 8 первый счетчик 9, второй знакогенератор 10, блок сравнени  11, первый триггер 12 первый сдвиговый регистр 13 первую группу элементов И 14, первый демультиплек- сор 15, элементы ИЛИ 16 коммутатор 17 формирователь импульсов 18 второй триггер 19, второй сдвиговый регистр 20, третий триггер 21, второй элемент И 22 п тый триггер 23, четвертый триггер 24 регистр 25 второй демультиплексор 26. первый элемент И 27. вторую группу элементов И 28

Устройство работает следующим образом

Данные, поступающие в устройство по информационному входу, содержат коды индицируемых цифр и код местоположени  зап той (если число дробное) Код зап той образуетс  одним двоичным разр дом дл  каждого знакоместа, причем если в указан ном двоичном разр де содержитс  логиче ека  единица то в данном знакоместе должна индицироватьс  зап та  если код зап той содержит логический нуль индика ци  зап той в данном знакоместе не долж- на происходить

Цифра и зап та  в данном знакоместе индицируетс  с помощью матрицы, например 5x7 элементов (дл  индикации цифры) и одного элемента индикации (дл  индика- ции зап той).

Данные о каждом знакоместе занос тс  по информационному входу устройства в блок пам ти 1 и хран тс  в нем в течение всего цикла индикации Во зрем  записи данных в блок пам ти 1 на управл ющем входе устройства присутствует уровень логической единицы При этом коммутатор подключает к адресному входу блока пам ти адресный вход устройства блок пам ти находитс  в режиме записи Сигнал логической единицы, присутствующий на управл ющем входе устройства удерживает триггеры 12,19,21,24, сдвиговые регистры 13 и 20, счетчики 8 и 9 и регистр 25 в исходном нулевом состо нии Генератор импульсов 7 не работает На выходе триггера 24 находитс  уровень логического нул , поступающий на управл ющие входы дешифратора 4 и демультиплексора 15 В результате этого на выходах дешифратора 4 и соответственно на выходах ключей 3 первой группы управл ющие напр жени  обеспечивающие индикацию строк индикаторной панели (индикатора) 6 отсутствуют Кроме того, на выходах демультиплексора 15 и соответственно на выходах группы элементов И 14 присутствуют уровни логического нул , ключи 5 второй группы наход тс  в закрытом состо нии и управл ющие напр жени  обеспечивающие индикацию столбцов, отсутствуют Таким образом во врем  записи информации в блок пам ти 1 индикатор 6 не возбуждаетс 

Приме р1 Рассмотрим работу устройства при поступлении в блок пам ти 1, например числа 0010 5000

Перед началом индикации числа хран щегос  в блоке пам ти 1 осуществл етс  ею анализ на наличие незначащих нулей При подаче на управл ющий вход устройства уровн  логического нул  разрешаетс  работа генератора импульсов 7 триггеров 12 19,21, 24, сдвиговых регистров 13 и 20, счетчиков 9 и 8 и регистра 25 Коммутатор подключает теперь к адресным входам бло- i а пам ти 1 выходы счетчика 8 Блок пам ти 1 переводитс  в режим считывани  данных

При этом счетчик 8 адресует первую  чейку блока пам ти 1 соответствующую старшему разр ду индикатора 6, и на первый и второй информационные входы знакогенератора 2 поступают соответственно код цифры подлежащей индикации в данном разр де, и код зап той (логический нуль или логическа  единица) Счетчик 9 в данном случае стробирует первый знакогенератор 2 таким образом, что на его выходе по вл ютс  данные (шестиразр дный код) только верхней строки, соответствующие старшему разр ду индикатора 6 Эти данные поступают на информационный вход блока сравнени  11 На другой вход блока сравнени  11 поступают данные с выхода второго знакогенератора 10, который, как и первый знакогенератор 2. стробируетс  счетчиком 9 Второй знакогенератор 10 со держит семь шестиразр дных кодовых ком- бинаций В первых п ти разр дах содержатс  коды, образующие цифру 0, а в последнем (шестом) разр де кодовых комбинаций всегда содержитс  логический нуль Следовательно на первый вход блока сравнени  11, в данном случае, поступают

со второго знакогенератора данные, которые формируют первую строку цифры 0.

Первый тактовый импульс, поступающий с генератора импульсов 7 на счетный вход счетчика 9, переводит последний в еле- дующее состо ние. При этом на выходе знакогенератора 2 по вл ютс  данные второй строки старшего разр да индикатора, а на выходе знакогенератора 10 данные, формирующие вторую строку цифры 0 и т.д. После седьмого тактового импульса на выходе знакогенератора 2 по вл ютс  данные нижней строки старшего разр да панели 6, а на выходе знакогенератора 10 данные, формирующие нижнюю строку цифры 0.

При поступлении на счетный вход счетчика 9 восьмого тактового импульса он переходит в нулевое состо ние. На выходе переполнени  указанного счетчика импульсов возникает сигнал, под действием кото- рого первый счетчик 8 переходит в следующее состо ние и адресует вторую  чейку блока пам ти 1. соответствующую второму по пор дку старшему разр ду па нели 9. Аналогичным образом счетчик 9 про- ходит семь состо ний и стробирует первый знакогенератор 2 таким образом, что на его выходе последовательно по вл ютс  данные с первой по седьмую строки второго разр да панели 6, В данном случае на выхо- де знакогенератора 10 снова последовательно и синхронно с первым знакогенератором 2 по вл ютс  данные строк, формирующие цифру 0. Таким же образом данные с знакогенераторов 2 и 10 считываютс  и дл  других разр дов панели 6. Емкость счетчика 8 равна числу разр дов панели 6.

Поскольку в рассматриваемом примере число 0010, 5000 в первых двух старших разр дах содержит незначащие нули, то данные, выдаваемые первым знакогенератором 2 и соответствующие старшему разр ду панели 6, будут совпадать с данными, выдаваемыми вторым знакогенератором 10, В результате этого в течение первых семи тактов цикла индикации на выходе блока сравнени  11 будет присутствовать уровень логического нул , свидетельствующий о равенстве кодовых комбинаций, по- ступающих на его входы. В данном случае на тактовом входе триггера 12 продолжает находитьс  уровень логического нул  и указанный триггер не мен ет своего состо ни , а на его инверсном выходе продолжает на- ходитьс  уровень логической единицы, разрешающий запись даннных в сдвиговый регистр 13. По истечении семи тактов, сигнал возникающий на выходе переполнени  счетчика 9, поступает на тактовый вход

сдвигового регистра 13 и в его старший разр д запишетс  логическа  единица, а на со- от ветствующем инверсном выходе по витс  уровень логического нул . Сдвиговый регистр 13 работает таким образом,что если имеетс  сигнал разрешени  записи данных на первом управл ющем входе, то его разр ды, начина  со старшего, последовательно заполн ютс  логическими единицами по мере поступлени  на его второй управл ющий вход импульсов с выхода переполнени  счетчика 9. Аналогичным образом работает и сдвиговый регистр 20. Однако в данном случае, несмотр  на то, что на вход разрешени  сдвига поступает с инверсного выхода триггера 23 сигнал разрешени  записи, импульс с выхода переполнени  счетчика 9 не поступает через элемент И 22 на тактовой вход сдвигового регистра 20, так как на третий вход элемента И 22 поступает уровень логического нул  с триггера 21 и записи информации в сдвиговый регистр 20 не происходит.

Так как и во втором старшем разр де индикатора 6 должна индицироватьс  цифра 0, блок сравнени  11 зафиксирует равенство кодовых комбинаций, поступающих синхронно с знакогенераторов 2 и 10 на его входы. Следовательно, триггер 12 снова не изменит своего состо ни  и с поступлением очередного импульса с выхода переполнени  счетчика 9 на второй управл ющий вход сдвигового регистра 13 в первые два старших разр да последнего запишутс  логические единицы, а на его соответствующих входах будут присутствовать уровни логического нул .

Если в очередном разр де панели 6 должна индицироватьс  цифра, отлична  от ну- л  (перва  значаща  цифра один в рассматриваемом примере), первый знакогенератор 2 будет выдавать данные, отличающиес  от тех, которые выдает второй знакогенератор 10 и до момента по влени  импульса на выходе переполнени  счетчика 9, блок сравнени  11 зафиксирует неравенство кодовых комбинаций, в результате чего на его выходе по витс  уровень логической единицы, который поступает на тактовый вход триггера 12 и переводит его в единичное состо ние. С этого момента времени последующа  запись данных в сдвиговый регистр 13 прекращаетс , срабатывани  триггера 23 в данном случае не происходит, так как на его информационный вход поступает уровень логического нул  с выхода элемента И 27.

Затем осуществл етс  анализ индицируемого числа на наличие и местоположение зап той. После того, как счетчик 8 под

действием импульса, поступающего с выхода переполнени  счетчика 9, перейдет в состо ние , соответствующее четвертому разр ду панели G, на выходе блока пам ти 1 по вл етс  сигнал логической единицы, свидетельствующий о наличии зап той в данном разр де индицируемого числа. Указанный сигнал логической единицы поступает на тактовые входы триггера 21 (триггера зап той) и регистра 25. При этом триггер 21 переходит в единичное состо ние , а в регистр 25 записываетс  код состо ни  счетчика 8, соответствующий разр ду панели 6, в котором индицируетс  зап та , другими словами - код местоположени  за- п той.

В дальнейшем счетчик 8 проходит все состо ни , включа  последнее N-e состо ние (восьмое состо ние дл  рассматриваемого частного примера). Когда счетчик 8, работа  на сложение, достигает состо ни  1111, на его выходе переноса по вл етс  логический нуль. Затем, когда счетчик 8 из состо ни  11,11 перейдет в состо ние 0000 (первое состо ние), на его выходе переноса снова возникает логическа  единица. В момент перехода сигнала на выходе переноса счетчика 8 из логического нул  в логическую единицу запускаетс  формирователь импульсов 18, на выходе которого по вл етс  импульс, поступающий на первый управл ющий вход счетчика 8 и на тактовый вход триггера 19. При этом по информационному входу в счетчик 8 записываетс  число N, код которого поступает со второго информаци- онного входа устройства. В данном случае счетчик 8 практически сразу же возвращаетс  в предыдущее N-e состо ние, соответствующее младшему разр ду панели 6.

По заднему фронту импульса, выдавав- мого формирователем импульсов 18, срабатывает триггер 19, триггер 24 остаетс  при этом в исходном нулевом состо нии, так как в момент по влени  переднего фронта импульса с выхода формировател  импульсов 18 на ei о тактовом входе на информационном входе триггера 24 присутствует уровень логического нул , поступающий с выхода триггера 19. Сигнал логической единицы с выхода триггера 19 поступает на первый вход элемента И 22. При этом элемент И 22 разрешает прохождение импульсов с выхода переполнени  счетчика 9 на второй управл ющий вход сдвигового регистра 20.

Одновременно сигнал логической еди- ницы с выхода триггера 19 поступает на второй управл ющий вход счетчика 8 и мен ет направление его счета на противоположное (вычитание). С этого момента времени на обоих входах элемента И 27 и

соответственно на его выходе по вл етс  уровень логической единицы, поступающий на информационный входтриггера 23 и подготавливающий его к срабатыванию.

Затем осуществл етс  анализ индицируемого числа на наличие незначащих нулей в младших разр дах. При этом счетчик 9 по-прежнему продолжает стробировать знакогенератор 2, на выходе которого последовательно по вл ютс  данные строк разр дов панели 6, а счетчик 8 проходит все свои состо ни  в обратном пор дке, начина  с последнего N-ro состо ни . В данном случае на выходе знакогенератора 10 снова последовательно и синхронно со знакогенератором 2 по вл ютс  данные строк, формирующие цифру 0. Указанные выше данные поступают на входы блока сравнени  11.

Поскольку в рассматриваемом примере число 0010, 5000 в трех младших разр дах содержит незначащие нули, то данные, выдаваемые знакогенератором 2 и соответствующие указанным разр дам панели 6, будут совпадать с данными, выдаваемыми знакогенератором 10. В результате этого описанным выше способом под действием импульсов, поступающих с выхода переполнени  счетчика 9 через элемент И 22 на второй управл ющий вход сдвигового регистра 20, в первые три разр да данного регистра запишутс  логические единицы, а на его соответствующих инверсных выходах по вл ютс  логические нули.

Если в очередном младшем разр де панели 6 должна индицироватьс  цифра, отлична  от нул  (дл  рассматриваемого примера цифра 5 в четвертом младшем разр де ), знакогенератор 2 будет выдавать дан- ные, которые будут отличатьс  от тех, которые выдает второй знакогенератор 10, и до момента по влени  импульса на выходе переполнени  счетчика 9 блок сравнени  11 зафиксирует неравенство кодовых комбинаций , в результате чего на его выходе по витс  уровень логической единицы, который поступает на тактовый вход триггера 23 и переводит его в единичное состо ние. На инверсном выходе триггера 23 по вл етс  логический нуль, запрещающий запись данных в сдвиговый регистр 20.

Затем счетчик 8 последовательно проходит остальные состо ни . После того как счетчик 8, работа  на вычитание, перейдет из первого состо ни  в N-e состо ние, на его выходе переполнени  снова по вл етс  перепад логических уровней, запускающий формирователь импульсов 18. Импульс с выхода формировател  импульсов 18 поступает на первый управл ющий вход счетчика 8

и тактовые входы триггеров 19 и 24. При этом подтверждаетс  N-e состо ние счетчика 8, триггер 19 продолжает оставатьс  в единичном состо нии и в это же состо ние переходит триггер 24

С этого момента времени прекращаетс  анализ числа на наличие незначащих нулей и осуществл етс  его непосредственна  индикаци  на индикаторной п нели 6. В дальнейшем в течение всего цикла индикации состо ни  триггеров 19,21,23,24, а также сдвиговых регистров 13 и 20 не мен ютс  Сигнал логической единицы с выхода триггера 24 поступает на информационный вход демультиплексора 15, а также разрешает по управл ющему входу работу дешифратора 4 и, соответственно, блока 3 ключей по координате Y.

Счетчик 9 стробирует первый знакогенератор 2 и дешифратор 4 таким образом, что вначале по вл етс  кодова  комбина ци  первой строки, участвующей в отображении цифры, и соответственно, управл ющее напр жение на первом выходе ключей первой группы, затем - кодова  комбинаци  второй строки этой же цифры и управл ющее напр жение на втором выходе ключей и т.д.

С выхода счетчика 8 на вход демультиплексора 15 поступаетдвоичный код, определ ющий по вление сигнала логической единицы на одном из его выходов Причем синхронизаци  осуществл етс  таким образом , что, если с первого знакогенератора 2 выдаютс  данные дл  индикации цифры, например в первом разр де индикатора 6, то сигнал логической единицы по вл етс  на первом выходе демультиплексора 15 и через соответствующий элемент группы элементов И 14 (если на его другом входе находитс  уровень логической единицы) поступает на управл ющий вход ключа 5. соответствующего первому разр ду панели 6. Дл  второго разр да панели 6 сигнал логической единицы по вл етс  на втором выходе демультиплексора 15 и т.д. Отметим что счетчик 8 в дальнейшем в течение всего цикла индикации работает на вычитание

Если индицируемое число содержит в себе незначащие нули, то на выходах сдвиговых регистров 13 и 20. соответствующих тем разр дам индицируемого числа, в которых содержатс  незначащие цифры, а также выходах соответствующих элементов И 28 будут присутствовать уровни логического нул .

Таким образом, предлагаемое устройство в отличие от прототипа позвол ет индицировать не только целые, но и любые дробные дес тичные числа, а также осуществл ть гашение незначащих нулей в их старших и младших разр дах

Claims (1)

1. Формула изобретени  Устройство дл  индикации, содержащее

   блок пам ти информационный и управл ющий входы которого  вл ютс  соответственно первым инфор ма ц ионным и управл ющим входами устройства, выходы блока пам ти подключены к адресным вхо0 дам первой группы первого знакогенератора , адресные входы второй группы которого соединены с информационными выходами первого счегчика. с адресным входом второго знакогенератора и с информационным

   5 входом дешифратора иыходы которого соединены с входами ключей первой группы, выходы которых соединены с горизонтальными шинами матричной индикаторной панели , вертикальные шины которой

   0 подключены к выходам ключей второй группы , управл ющие входы которых подключены к выходам элементов 11 первой группы,а информационные РХОДЫ соединены с выходами первого знакогенератора и с первым

   5 информационным входом блока сравнени , второй информационный вход которого подключен к выходу второго знакогенератора , а выход подключен с тактовым входом первого триггера установочный вход кото0 рого соединен с установочным входом первого регистра сдвига, иход разрешени  сдвига которого подключен к выходу первого триггера., а выход подключен к первому входу первого элемента И первой группы,

   5 вторые входы элементов 11 первой группы подключены к выходам демультиплексора, информационный вход которого подключен к информационному выходу второго счетчика , тактовый вход которого подключен к вы0 ходу переполнени  первого счетчика, тактовый вход которого подклюен к выходу управл емого генератора импульсов, управл ющий вход первого демультиплексора со- единен с управл ющим входом

   5 дешифратора, отличающеес  тем, что, с целью расширени  области применени  устройства за счет обеспечени  возможности индикации дес тичных чисел с гашением незначащих нулей в старших и младших

   0 разр дах, в него введены четыре триггера, регистр, два элемента И, элементы ИЛИ, втора  группа элементов И, второй регистр сдвига, второй демультиплексор и формирователь импульсов, вход которого подключен

   5 к выходу переполнени  второго счетчика, а выход подключен к управл ющему входу второго счетчика и к тактовым входам соответственно второго и четвертого триггеров, установочные входы которых соединены с установочными входами третьего и п того

   триггеров, первого и второго счетчиков, второго регистра сдвига с управл ющим входом коммутатора и с управл ющим входом блока пам ти, один из выходов которого подключен к тактовым входам третьего триггера и регистра, информационный вход которого подключен к информационному выходу второго счетчика и к первому информационному входу коммутатора, второй информационный вход которого  вл етс  адресным входом устройства, выход коммутатора подключен к адресному входу блока пам ти, выход второго триггера подключен к счетному входу второго счетчика, к информационному входу четвертого триггера, первым входам первого и второго элементов И, вторые входы которых соединены с выходом третьего триггера и с управл ющим входом второго демультипл ексора, информационный вход которого подключен к выходу регистра, а выходы соединены с первыми входами элементов ИЛИ, выходы которых подключены к первым входам

   элементов И первой группы, кроме первого, вторые входы элементов ИЛИ, кроме последнего , подключены к выходам элементов И второй группы, первые входы которых

   подключены к выходам группы первого регистра группы, а вторые входы подключены к выходам группы второго регистра сдвига, второй вход последнего элемента ИЛИ подключен к выходу второго регистра, вход разрешени  сдвига которого подключен к выходу п того триггера, информационный вход которого подключен к выходу первого элемента И, а тактовый вход подключен к выходу блока сравнени , тактовый вход второго регистра сдвига подключен к выходу второго элемента И, третий вход которого подключен к выходу переполнени  первого счетчика, выход четвертого триггера соединен с управл ющим входом первого демультиплексора , информационный вход второго счетчика  вл етс  вторым информационным входом устройства.