SU1485429A1 - Устройство коммутации - Google Patents

Устройство коммутации Download PDF

Info

Publication number
SU1485429A1
SU1485429A1 SU874311415A SU4311415A SU1485429A1 SU 1485429 A1 SU1485429 A1 SU 1485429A1 SU 874311415 A SU874311415 A SU 874311415A SU 4311415 A SU4311415 A SU 4311415A SU 1485429 A1 SU1485429 A1 SU 1485429A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control unit
decoder
control
Prior art date
Application number
SU874311415A
Other languages
English (en)
Inventor
Vladimir S Rakoshits
Arkadij F Tikhonov
Aleksej A Zagrevskij
Aleksandr E Zhizhin
Mikhail E Kondratov
Original Assignee
Vladimir S Rakoshits
Arkadij F Tikhonov
Aleksej A Zagrevskij
Aleksandr E Zhizhin
Mikhail E Kondratov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vladimir S Rakoshits, Arkadij F Tikhonov, Aleksej A Zagrevskij, Aleksandr E Zhizhin, Mikhail E Kondratov filed Critical Vladimir S Rakoshits
Priority to SU874311415A priority Critical patent/SU1485429A1/ru
Application granted granted Critical
Publication of SU1485429A1 publication Critical patent/SU1485429A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

Изобретение относится к электросвязи. Цель изобретения - упрощение устройства. Устройство коммутации содержит приемники 1 входного группового потока, формирователи 2 выходного группового потока, информационную шину 3 и блок 4 управления. Устройство коммутации имеет четыре режима работы: режим поиска команд, режим установления коммутации, режим обмена и режим разрыва связи. Цель достигается путем упрощения реализации блока 4 управления, состоящего из регистра 5 кода, регистра 6 адреса, дешифраторов 7, 8 и 21, блока 9 сравнения, триггеров 10 и 11, эл-та И 12, эл-та ИЛИ 13, блока 14. управляющей памяти, регистра 15 управляющей памяти, коммутаторов 16 и 17, г-ра 18 тактовых импульсов и счетчиков 19 и 20. 1 ил.
1485429
3
1485429
4
Изобретение относится к электро- " связи и может быть использовано в системах цифровой коммутации.
Целью изобретения является упро- $ щение устройства за счет упрощения реализации·блока управления.
На чертеже представлена структурная электрическая схема устройства коммутации. ,β
Устройство содержит М приемников 1 входного группового потока, И формирователей 2 выходного группового потока, информационную шийу 3, блок 4 управления, содержащий регистр 5 15
кода, регистр 6 адреса, первый 7 и второй 8 дешифраторы, блок 9 сравнения, первый 10 и второй 11 триггеры, элемент И 12, элемент ИЛИ 13, блок 14 управляющей памяти, регистр 15 20
управляющей памяти, первый 16 и второй 17 коммутаторы, генератор 18 тактовых импульсов, первый 19 и второй 20 счетчики и третий дешифратор 21.
Устройство коммутации работает 25 следующим образом.
Функции блока 4 заключаются в чтении информации из приемников . 1, обнаружения команд и подключении формирователей 2 к информационной шине
3. Кроме того, блок 4 выдает слово запроса на адресный выход для подключения к информационной шине 3 какоголибо из приемников Г.
Установление коммутации происходит после обнаружения блоком 4 команды 35 установления коммутации в приемнике
1. Запрос записывается в блок 14 блока 4 и хранится там до разрыва связи. После обнаружения команды окончания» связи соответствующая ячейка блока 14 4 обнуляется. Блок 4 формирует ряд управляющих сигналов для·поддержания информационного обмена между приемниками 1 и Формирователями 2 выходного группового потока.
е
Устройство работает в следующих режимах.
1. Режим поиска команд.
В этом режиме блок 4 последовательно перебирает с помощью первого счетчика 19 номера приемников 1, номера канальных интервалов и через первый коммутатор 16 и второй дешифратор 8 формирует на соответствующем номеру приемника 2 выходе запроса сигнал, выставляя адрес, состоящий из номера канального интервала и бита стирания (который устанавливается в единицу
в том случае, если данные после чтения из приемника 1 стираются в нем), на адресный выход. В этом режиме данные считываются без стирания. Блок 4 читает: данные с информационной шины 3, принимая их в регистр 5. Далее код команды дешифрируется первым дешифратором 7 и под управлением сигнала с выхода "Вызов" первого дешифратора 7 в регистр 6 записывается номер требуемого формирователя 2 с информационного входа блока 4, а номер приемника 1 и номер канального интервала - с выхода первого счетчика 19. Этим же сигналом устанавливается первый триггер 10, сигнал с инверсного выхода которого запрещает счет первым счетчику 19, и блок 4 переходит в режим установления коммутации.
2. Режим установления коммутации.
Блок 4 управления, располагая командой требования коммутации, сравнивает в блоке 9 номер формирователя 2, находящийся в регистре 6, с номером формирователя 2 на выходе второго счетчика 20. При сравнении номеров сигнал с выхода блока 9 поступает на первый вход элемента И 12,
на второй вход которого приходит бит свободности текущего канального интервала данного формирователя 2, сигнал с выхода элемента И 12 через элемент ИЛИ 13 устанавливает режим (записи в блоке 14, и по сигналу с выхода третьего дешифратора 21 в ячейку блока 14, соответствующую текущему канальному интервалу выбранного формирователя 2, записывается, слово запроса на коммутацию, содержащее номер приемника 1, номер канального интервала, бит стирания й бит занятости канального интервала. Кроме того, сигналом с выхода элемента И 12 сбрасывается первый триггер 10, разрешая продолжение счета первому счетчику 19. Таким образом запрос на коммутацию записывается в ближайший свободный канальный интервал выбранного формирователя 2 выходного группового потока.
3. Режим обмена.
Блок 4 выделяет каждому формирователю 2 временной промежуток для приема информации в течение каждого канального интервала. Канальный интервал делится на М+1 промежуток, где М - количество формирователей 2. (М+1)-й интервал предназначен для ра5
1485429
6
боты блока 4 в режиме поиска команд в приемниках 1.
Из блока 14 в регистр 15 считывается слово запроса формирователя 2 5
по адресу текущего канального интервала. Номер приемника 1 дешифрируется на втором дешифраторе 8, который формирует на соответствующем выходе запроса чтение соответствующего прием- ю ника 1, через первый коммутатор 16 на адресный выход выставляется номер канального интервала приемника 1'и бит стирания, одновременно с этим блок 4 сигналом на выходе выбора под- 15 ключает соответствующий формирователь 2 к информационной шине 3, по которой последний принимает данные от приемнике? 1. Формирователь 2 считывает данные из приемника 1 только со 20 стиранием. Кроме того, все данные, передаваемые по информационной шине 3, анализируются в блоке 4.
4. Режим разрыва связи.
Если в процессе обмена по инфор- 25 мационной шине 3 первый дешифратор 7 блока 4 дешифрирует команду отбоя, на выходе "Отбой" первого дешифратора 7 появляется сигнал, который переключает второй коммутатор 17 и, уста- зо навливая режим записи в блок 14,записывает на место слова запроса в текущем канальном интервале логические нули. После этого данный канальный интервал может быть занят для коммутации следующей связи. Синхронизация работы устройства осуществляется сигналами с выхода генератора 18.
Сигнал начала канального интерва- 40 ла, подаваемый на формирователи 2, вырабатывается вторым триггером 11.

Claims (1)

  1. Формула изобретения
    Устройство коммутации, содержащее блок управления, М приемников входного группового потока и М формирователей выходного группового потока, причем информационные выходы всех М приемников входного группового потока и входы всех М формирователей выходного группового потока подключены к информационной шине, отличающееся тем, что, с целью упрощения устройства за счет упрощения реализации блока управления, блок управления содержит последовательно соединенные регистр кодак первый дешифратор, элемент ИЛИ, блок управляющей памяти, регистр управляющей памяти, первый коммутатор и второй дешифратор, последовательно соединенные регистр адреса, блок сравнения, элемент И, первый триггер и первый счетчик, выход которого подключен к второму входу первого коммутатора, последовательно соединенные генератор тактовых импульсов, второй счетчик, третий дешифратор и второй триггер, выход которого является выходом начала канального интервала блока управления, а также второй коммутатор, выход: которого подключен к второму входу блока управляющей памяти, третий вход которого объединен с вторым входом блока сравнения и подключен к выходу промежуточного разряда второго счетчика, вход которого объединен с тактовым выходом блока управления, с второго по пятый выходы третьего дешифратора подключены соответственно к четвертому входу блока управляющей памяти, второму входу второго дешифратора, второму входу регистра управляющей памяти и второму входу первого счетчика, выход которого соединен с первым входом регистра адреса, второй выход которого подключен к первому входу второго коммутатора, второй вход которого объеди нен с первым входом элемента ИЛИ, второй вход которого подключен к выходу элемента И, второй вход которого соединен с вторьи выходом регистра управляющей памяти и с третьим входом первого коммутатора, второй выход которого является выходом блока управления, информационным входом которого являются объединенные второй вход регистра адреса и первый вход регистра кода, второй вход которого соединен с входом строба блока управления и третьим входом регистра адреса, четвертый вход которого объединен с вторым входом первого триггера и подключен к второму входу первого дешифратора, причем М выходы второго дешифратора являются М выходами запроса блока управления, выходом включения синхрокода которого является шестой выход третьего дешифратора, М седьмых выходов которого являются М выходами выбора блока управления, которые подключены к управляющим входам соответствующих М формирователей выходного группового по7
    1485429
    8
    тока, синхронизирующие входы которых объединены и подключены к выходу включения синхрокода блока управления, выход начала' канального интервала которого подключен к объединенным установочным входам М формирователей выходного группового потока, тактовые входы которых соединены с тактовым выходом блока управления и объединенными тактовыми входами М приемников входного группового потока, первые управляющие входы которых ·. объединены и подключены к выходу б л о-1
    ка управления, М выходов запроса которого подключены к вторым управляющим входам соответствующих М приемников входного группового потока, а информационный вход блока управления подключен к информационной шине, вход стробов блока управления подключен к информационной шине, выходы стробов приемников группового потока подключены к информационной шине, которая подключена к входам стробов формирователей выходного группового потока.
SU874311415A 1987-09-30 1987-09-30 Устройство коммутации SU1485429A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874311415A SU1485429A1 (ru) 1987-09-30 1987-09-30 Устройство коммутации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874311415A SU1485429A1 (ru) 1987-09-30 1987-09-30 Устройство коммутации

Publications (1)

Publication Number Publication Date
SU1485429A1 true SU1485429A1 (ru) 1989-06-07

Family

ID=21329780

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874311415A SU1485429A1 (ru) 1987-09-30 1987-09-30 Устройство коммутации

Country Status (1)

Country Link
SU (1) SU1485429A1 (ru)

Similar Documents

Publication Publication Date Title
SU1485429A1 (ru) Устройство коммутации
SU1176337A1 (ru) Устройство дл сопр жени
SU1115044A1 (ru) Устройство дл сопр жени
SU1332370A1 (ru) Устройство дл воспроизведени сигналов цифровой информации с носител магнитной записи
SU1385327A1 (ru) Устройство управлени замещением дефектных элементов изображени
SU1140123A1 (ru) Сигнатурный анализатор
SU1133680A1 (ru) Адресно-коммутационное устройство
SU1515378A1 (ru) Адресно-коммутационное устройство
SU1647922A1 (ru) Многоканальный временной коммутатор
SU1269274A1 (ru) Цифровой компенсатор выпадений телевизионного сигнала ркости
SU1365084A1 (ru) Устройство приоритета
SU1206787A1 (ru) Логический анализатор
SU1483491A1 (ru) Устройство дл управлени пам тью
SU1721835A1 (ru) Устройство цикловой синхронизации
SU1437870A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1377909A1 (ru) Устройство дл управлени регенерацией информации в динамической пам ти
SU1684787A1 (ru) Устройство дл ввода информации
SU1587518A1 (ru) Устройство дл сопр жени процессора с группой блоков пам ти
SU1287155A1 (ru) Микропрограммное устройство управлени
SU1205150A1 (ru) Имитатор внешнего устройства
RU2018942C1 (ru) Устройство для сопряжения абонентов с цвм
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
SU1298799A1 (ru) Устройство управлени блоками пам ти
SU1101894A1 (ru) Динамическое запоминающее устройство с зонами свободной пам ти
SU1160472A1 (ru) Буферное запоминающее. устройство