SU1552408A2 - Устройство коммутации - Google Patents

Устройство коммутации Download PDF

Info

Publication number
SU1552408A2
SU1552408A2 SU874326389A SU4326389A SU1552408A2 SU 1552408 A2 SU1552408 A2 SU 1552408A2 SU 874326389 A SU874326389 A SU 874326389A SU 4326389 A SU4326389 A SU 4326389A SU 1552408 A2 SU1552408 A2 SU 1552408A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
block
outputs
decoder
Prior art date
Application number
SU874326389A
Other languages
English (en)
Inventor
Владимир Соломонович Ракошиц
Аркадий Федорович Тихонов
Алексей Анатольевич Загревский
Александр Евгеньевич Жижин
Михаил Евгеньевич Кондратов
Original Assignee
Предприятие П/Я Ю-9995
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Ю-9995 filed Critical Предприятие П/Я Ю-9995
Priority to SU874326389A priority Critical patent/SU1552408A2/ru
Application granted granted Critical
Publication of SU1552408A2 publication Critical patent/SU1552408A2/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

Изобретение относитс  к электросв зи и может быть использовано в системах цифровой коммутации. Цель изобретени  - повышение скорости коммутации. Устройство содержит приемник 1 входного группового потока, формирователь 2 выходного группового потока и блок 3 управлени . Блок 3 содержит триггеры 4 и 5, регистр 6 кода команды, регистр 7 адреса, три дешифратора 8 - 10, блок 11 сравнени , коммутаторы 12 и 13, элемент И 14, элемент ИЛИ 15, блок 16 управл ющей пам ти, регистр 17 управл ющей пам ти, генератор 18 тактовых импульсов и два счетчика 19 и 20. Устройство работает в четырех режимах: I - режим поиска команд, II - режим установлени  коммутации, III - режим обмена, IY - режим разрыва св зи. 1 з.п. ф-лы, 2 ил.

Description

Изобретение относитс  к электросв зи и может быть использовано в системах цифровой коммутации и  вл етс  усовершенствованием устройства по авт. св. № 1485429.
Целью изобретени   вл етс  повышение скорости коммутации.
На фиг. 1 представлена структурна  электрическа  схема устройства коммутации; на фиг. 2 - структурна  электрическа  схема первого счетчика .
Устройство содержит приемник 1 входного группового потока, формирователь 2 выходного группового потока и блок 3 управлени , содержащий первый 4 и второй 5 триггеры, регистры кода команды 6 и адреса 7, первый 8, второй 9 и третий 10 дешифраторы, блок 11 сравнени , первый 12 и второй 13 коммутаторы, элемент И 14, элемент ИЛИ 15, блок 16 управл ющей пам ти, регистр 17 управл ющей пам ти , генератор 18 тактовых импульсов и первый 19 и второй 20 счетчики. Первый счетчик 19 содержит первый 21, второй 22 и третий 23 дешифраторы , первый 2k и второй 25 блоки триггеров , шифратор 26 приоритетов, блек 27 элементов И, элемент ИЛИ 28 и первый 29 и второй 30 элементы И.
Устройство работает следующим обра зом.
I. Режим поиска команд.
В этом режиме блок 3 последовательно перебирает с помощью первого счетчика 19 номера свободных приемников 1, номера канальных интервалов, и через первый коммутатоэ 12 и второй дешифратор 9 формирует ча соответствующем номеру приемника 1 выходе запроса сигнал, выставл   адрес, состо щий из номера канального интервала и бита стирани , (который устанавливаетс  а единицу в том случае, если данные после чтени  из приемника 1 стираютс  в нем) на адресный выход. В этом режиме данные считываютс  без стирани . Блок 3 читает данные с информационной шины, принима  их в регистр 6, далее код команды дешифруетс  первым дешифратором 8 и под управлением сигнала с выхода Вызов первого дешифратора 8 в регистр 7 записываетс  номер требуемого формировател  2 выходного группового потока с входа, а номер приемника 1 и номер канального интеразла - с вьг0
5
0
5
0
5
0
5
0
5
Этим же первый тригхода первого счетчика 19. сигналом устанавливаетс  rep 4, сигнал с инверсного выхода которого запрещает работу первого счетчика 19. Кроме того, под управлением сигнала с выхода Вызов первого дешифратора 8 устанавливаетс  триггер в первом блоке 2k, определ емый адресом на выходе шифратора 26, и блок 3 управлени  переходит в режим установлени  коммутации.
II. Режим установлени  коммутации .
Блок 3, располага  командой требовани  коммутации, сравнивает в блоке 11 номер формировател  2, наход щийс  с регистре 7 с номером формировател  2, на выходе второго счетчика 20. При сравнении номеров сигнал с выхода блока 11 поступает на первый вход элемента И 14, на вто-, рой вход которого приходит бит сво- бодности текущего канального интервала данного формировател  2 выходного группового потока, сигнал с выхода элемента И 14 через элемент ИЛИ 15 устанавливает режим записи в блоке (б и по сигналу с выхода третьего дешифратора 10 в  чейку блока 13, соответствующую текущему канальному интервалу выбранного формировател  2, записываетс  слово запроса на коммутацию , содержащее номер приемника 1, номер канального интервала, бит стирани  и бит зан тости канального интервала. Кроме того, сигналом с выхода элемента И 14 сбрасываетс  первый триггер 4, разреша  продолжение работы первого счетчика 19. Таким sобразом, запрос на коммутацию записываетс  в ближайший свободный канальный интервал выбранного формировател  2,
III Режим обмена.
Блок 3 выдел ет каждому формирователю 2 временной промежуток дл  приема информации в течение каждого канального интервала. Канальный интервал делитс  на М + 1 промежуток, где М - количество формирователей 2, М + 1-и интервал предназначен дл  работы блока 3 в режиме поиска команд в приемниках 1. Кроме того, дл  поиска команд блок 3 использует временные промежутки свободных в данном канальном интервале формирователей 2,
И- блока 16 в регистр 17 считываетс  слово запроса формировател  2
по адресу текущего канального интервала . Номер приемника 1 дешифруетс  на втором дешифраторе 9, который формирует на соответствующем выходе запроса сигнал на чтение соответствующего приемника 1, через первый коммутатор 12 на адресный выход выставл етс  номер канального интервала приемника 1 и бит стирани , одновременно с этим блок 3 сигналом на выходе выбора подключает соответствующий формирователь 2 выходного группового потока к информационной шине, по которой последний принимает данные от приемника 1. Формирователь 2 считывает данные из приемника 1 только со стиранием. Кроме того, все данные, передаваемые по информационной шине, анализируютс  в блоке 3.
IV. Режим разрыва св зи.
Если в процессе обмена по информационной шине первый дешифратор 8 блока 3 продешифрирует команду отбо , на выходе Отбой первого дешифрато- ра 8 по вл етс  сигнал, который переключает второй коммутатор 13 и, устанавлива  режим записи в блоке 16, записывает на место слова запроса в текущем канальном интервале нули с шины логического нул . Одновременно с этим под управлением сигнала Отбой , приход щего на вход разрешени  сброса первого счетчика 19, сбрасываетс  триггер первого блока 24, номер которого приходит на адресный вход первого счетчика 19 с регистра 17. После этого данный канальный сигнал может быть зан т дл  коммутации следующей св зи. Синхронизаци  работы устройства осуществл етс  сигналами с выхода генератора 18. Сигнал начала каналоного интервала, подаваемый на формирователи 2, вырабатываетс  пторым триггером 5.
Первый счетчик 19 в режиме поиска команд блока 3 работает следующим образом. В соотьетствии с положением первого установленного триггера второго блока 25 шифратор 26 вырабатывает адрес незан того канального интервала приемника 1. Если очередной промежуток времени в канальном интервале предоставлен дл  поиска команд или формирователю 2 свободному в данном канальном интервале, первый коммутатор 12 пропускает на выход адрес от первого счетчика 19. В конце этого промежутка под управлением
ю
20
25 сигнала на втором входе (управлени  сбросом) первого счетчика 19 сигналом с первого дешифратора 21 сбрасываетс  триггер второго блока 25. На выходе шифратора 26 устанавливаетс  адрес, соответствующий следующему установленному триггеру второго блока 25, и процесс повтор етс . В конце кадра, когда все триггера второго блока 25 оказываютс  сброшенными, под управлением сигнала, приход щего на вход управлени  записью первого счетчика 19f производитс  перепись 15 содержимого триггеров первого блока 2k в триггера второго блока 25, и работа первого счетчика 19 продолжаетс . При нахождении команды установлени  коммутации до записи адреса в блок 16 работа первого счетчика 19 блокируетс  сигналом на первом входе (разрешени  выдачи).
фоомула изобретени 

Claims (2)

1. Устройство коммутации по авт. св. № , отличающее- с   тем, что, с целью повышени  скорости коммутации, в блоке управлени 
первый и второй выходы первого дешифратора подключены соответственно к входу разрешени  сброса и к входу разрешени  установки первого счетчика , вход приоритета и адресный вход которого подключены соответственно к первому и второму выходам регистра управл ющей пам ти, а дополнительный выход третьего дешифратора подключен к входу управлени  записью
первого счетчика.
2. Устройство по п. отличающеес  тем, что первый счетчик содержит первый дешифратор, выходы которого подключены к входам установки первого блока триггеров, второй дешифратор, выходы которого подключены к входам сброса первого блока триггеров, выходы которого
подключены к информационным входам второго блока триггеров, входы сброса которого подключены к выходам третьего дешифратора, входы которого объединены с первыми входами блока элементов И, входами первого дешифратора и подключены к выходам шифратора приоритетов, входы которого соединены с выходами второго блока триггеров и входами элемента ИЛИ, выход
которого подключен к первому входу первого элемента И,выход которого подключен к объединенным вторым входам блока элементов И, выходы которого  вл ютс  выходом первого i счетчика, вторым входом и входом приоритета которого  вл ютс  соответственно пр мой и инверсный входы второго элемента И, выход которого соединен с управл ющим входом третьего дешифратора, причем объединенные
тактовые вход второго блока триггеров  вл ютс  входом управлени  записью первого сметчика, первым входом которого  вл етс  второй вход первого элемента И, входами разрешени  установки и разрешени  сброса первого счетчика  вл ютс  управл ющие входы соответственно первого и второго дешифраторов , информационный вход последнего из которых  вл етс  адресным входом первого счетчика.
Редактор Н.Рогулич
Составитель В.Шевцов
ТехредМ.Моргентал Корректор М.Самборска  
Заказ 342
Тираж 523
ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5
Фие.2
Подписное
SU874326389A 1987-10-05 1987-10-05 Устройство коммутации SU1552408A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874326389A SU1552408A2 (ru) 1987-10-05 1987-10-05 Устройство коммутации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874326389A SU1552408A2 (ru) 1987-10-05 1987-10-05 Устройство коммутации

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1485429 Addition

Publications (1)

Publication Number Publication Date
SU1552408A2 true SU1552408A2 (ru) 1990-03-23

Family

ID=21335541

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874326389A SU1552408A2 (ru) 1987-10-05 1987-10-05 Устройство коммутации

Country Status (1)

Country Link
SU (1) SU1552408A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N- , кл. Н 04 Q 11/04, 3ff.09.87. *

Similar Documents

Publication Publication Date Title
SU1552408A2 (ru) Устройство коммутации
SU1485429A1 (ru) Устройство коммутации
SU1176337A1 (ru) Устройство дл сопр жени
SU1259267A1 (ru) Логический анализатор
SU1332370A1 (ru) Устройство дл воспроизведени сигналов цифровой информации с носител магнитной записи
SU1343444A2 (ru) Запоминающее устройство с контролем информации при записи
SU1501160A1 (ru) Устройство дл контрол доменной пам ти
SU1689956A1 (ru) Устройство адресации пам ти
SU1297069A1 (ru) Устройство дл сопр жени внешних устройств с общей пам тью
SU1035797A1 (ru) Устройство управлени многоканальной системой
SU1179356A1 (ru) Устройство дл ввода-вывода информации
SU1357939A1 (ru) Таймер
SU1234844A1 (ru) Многоканальное устройство управлени вводом информации в микроЭВМ
SU1198461A1 (ru) Устройство дл программного управлени
SU1065882A1 (ru) Устройство дл контрол каналов магнитной записи-воспроизведени
SU785897A1 (ru) Ассоциативное запоминающее устройство
SU1208564A1 (ru) Устройство дл поиска информации на ленточном носителе
SU506017A1 (ru) Устройство дл обмена данными
SU1515378A1 (ru) Адресно-коммутационное устройство
SU1347173A1 (ru) Многоканальный генератор задержанных импульсов
SU1587520A1 (ru) Устройство дл ввода-вывода информации
SU1216781A1 (ru) Устройство дл информационного поиска
SU1573520A1 (ru) Многоканальное устройство дл реверсировани двигателей посто нного тока
SU1103267A1 (ru) Устройство дл записи цифровой информации
SU1363219A1 (ru) Устройство дл отладки программно-аппаратных блоков