SU1587520A1 - Устройство дл ввода-вывода информации - Google Patents
Устройство дл ввода-вывода информации Download PDFInfo
- Publication number
- SU1587520A1 SU1587520A1 SU884364326A SU4364326A SU1587520A1 SU 1587520 A1 SU1587520 A1 SU 1587520A1 SU 884364326 A SU884364326 A SU 884364326A SU 4364326 A SU4364326 A SU 4364326A SU 1587520 A1 SU1587520 A1 SU 1587520A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- output
- information
- control
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к вычислительной технике, а именно к управл ющим микропроцессорным системам, и может быть использовано при построении систем преимущественно с большим количеством подключенных вводно-выводных устройств, в частности при тестовом диагностировании логических блоков. Устройство работает в режимах асинхронного обмена, синхронного обмена, а также в режиме самодиагностики, что позвол ет расширить функциональные возможности и повысить достоверность работы устройства. Устройство содержит приемопередатчик, селектор адреса, дешифратор управл ющих сигналов, блок регистров ввода-вывода, регистр управл ющего слова, формирователь запроса магистрали, делитель частоты, мультиплексор управл ющих сигналов. 9 ил.
Description
Изобретение относитс к вычислительной тех1шке, а именно к управл ющим микропроцессорным системам, и может быть использовано при построении систем преимущественно с большим количеством подключаемых вводно-выводных устройств, в частности при тестовом диагностировании логических блоков.
Цель изобретени - расширение функциональных возможностей за счет обеспечени различных режимов работы; синхронного, асинхронного и самодиагностики .
На фиг. 1 приведена структурна схема устройства ввода-вывода; на фиг. 2 и 3 - фунйдиональные схемы регистра ввода-вывода и регистра управл ющего слова, соответственно; на
фиг. 4 - 8 - примеры выполнени селектора адреса, дешифратора управл - юощх сигналов, мультиплексора управл ющих сигналов, формировател запроса магистрали и делител частоты соответственно; на фиг. 9 - временна диаграмма работы формировател запро- .са магистрали с некоторыми сигналами регистра управл ющего слова и делител частоты.
Устройство ввода-вывода (фиг. 1) содержит приемопередатчик 1, селектор 2 адреса, дешифратор 3 управл ющих сигналов, блок регистров 4(1)-4(п), ввода-вывода, регистр 5 управл к цего слова, мультиплексор 6 управл ющих сигналов, формирователь 7 запроса магистрали и делитель 8 частоты.
01
00
ел
INO
Блок регистров 4 ввода-вывода (фиг. 2) содержит п регистровых узлов каждый из которых содержит первый 9 и второй 10 регистры, мультиплексор 11, злемент НЕ 12, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13 и элемент И-НЕ 14. Регистр 5 управл ющего слова (фиг. 3) содержит первый 15, второй 16 и третий 17 регистры , элемент НЕ 18 и элемент И 19.
Селектора адреса (фиг. 4) содержит регистр 20, элемент НЕ 21, элементы И 22 и 23, дешифратор 24 и элементы НЕ 25-33. Дешифратор управл ющих сигналов (фиг. 5) содержит элементы И 34-40. Мультиплексор управл ющих сигналов (фиг. 6) содержит элементы И 41 и 42 и резисторы 43-46.
Формирователь запроса магистрали (фиг. 7) содержит элементы И 47 и 48, элементы НЕ 49 и 50, триггеры 51 и 52 элемент И 53 и резистор 54.
При пocтyплe tии сигнала с (п+2)-го выхода регистра 5 управл ющего слова устанавливаетс триггер 52, и через элемент И 53 на D-вход триггера 51 поступает сигнал Лог. 1. Когда ма- гистраль свободна, сигналы BUSY BPRN не активны, т.е. наход тс в состо нии высокого логического уровн , и элемент И 48 пропускает импульсы на С-вход триггера 51. По переднему фронту сигнала ВСК триггер устанавливаетс в состо ние высокого логического уровн на пр мом выходе, что приводит к возврату в исходное состо ние триггера 52 и к установке на D-входе первого триггера, регистра 55 сдвига и делител 8 потенциала Лог. 1.
Делитель частоты (фиг. 8) реализо- ван на регистрах 55 и 56 сдвига, элементах И 57 и 58, триггерах 59 и 60 и элементе НЕ 61. Использу перемычки, можно измен ть длительности управл ющих сигналов, при зтом триггер 59, формируниций сигнал BUSY, вьпспючаетс на один такт сигнала BCLK раньше триггера 60, задающего длительность сигналов по выходам (п+3) , (п+4) ,- (п+5), (п+б-) регистра 5 управл ющего слова.
Выходы первого регистра 15 вл ют- |с 1,...,п, (п-И), (п+2) выходами ре- тистра 5 управл ющего слова.
При включении питани сигнал Сброс с магистрали ЭВМ устанавливает делитель 8 и регистр 5 управл ющего слова в исходное состо ние, при котором на выходах регистра 5 - сигналы
низкого уровн ,за исключением выхо-i ДОН (п+2), (п+3), (п+4), (п+5), (п+6) наход щихс в вЫсокоимпедансном состо нии . Регистры 4(1)-4(п) ввода-вывода переключены на прием информации с периферийного устройства и до поступлени сигнала чтени из регистра 4 ввода-вывода оба регистра 9 и 10 (фиг. 2) наход тс в высокоимпедансно состо нии, так как на входах управлени третьим состо нием регистров 9 и 10 - сигналы высокого уровн .
Устройство ввода-вывода имеет два рабочих режима (т.е. режим асинхронного обмена и режим синхронного обмена ), а также режим самодиагностики.
В исходном состо нии после начальной установки по сигналу Сброс устройство готово дл работы в реткиме. асинхронного обмена. В. этом режиме каждый, из регистров 4(1)-4(п) может быть запрограммирован на ввод или вывод информации из ЭВМ. Программирование осуществл етс установкой в О или 1, соответственно, выходов 1-п регистра 5 управл ющего слова. Причем значение 1 соответствует переключению соответствующего регистра 4(1)-4(п) на вывод информации на периферийное устройство. Изменение выходной информации, а также переключение регистров 4(1)-4(п) на ввод или вывод осуществл етс под управлением ЭВМ.
При обмене информацией через определенный регистр 4(1)-4(п) ЭВМ выставл ет на шине адреса данных адрес определенного регистра 4(1)-4(п), сопровожда его сигналом стробировани . Адрес фиксируетс в регистре 20 селектора 2 адреса (фиг. 4). Затем ЭВМ выставл ет на шину адреса данных сигнал Ввод или Вьшод. Эти сигналы поступают на второй и третий входы первого дешифратора 3 управл ю- Dflix сигналов 3 (фиг.5), на первую группу входов которого .поступает сигнал выбора одного из регистров 4(1)- 4(п). Дешифратор 3 коммутирует сигналы Ввод или Вывод на первый или второй управл ющие входы выбранного регистра ввода-вывода 4(1)-4(п). При наличии сигнала Ввод по (п+2)-му выходу дешифратора 3 происходит переключение приемопередатчика 1 на ввод информации в ЭВМ, Аналогично осуществл етс обмен информацией н с регистром 5 управл ющего слова.
51587520
В режиме асинхронного обмена инфор- сигналов,
20
нацией формирователь 7, делитель 8 частоты и мультиплексор 6 не принимают участи в работе устройства.
В режиме синхронного обмена подключение устройства ввода-вывода к магистрали периферийного устройства осуществл етс с помощью формировател 7, причем при выводе информации на ма-.л гистраль .периферийного устройства, предварительно подготавливаетс информаци в регистрах 4(1)-4(п). Формирователь 7 выполн ет роль арбитра магистрали периферийного устройства. Дл этого он управл етс сигналами последовательного приоритета BPRN, зан тости магистрали BUSY и синхронизации BCLK. Устройство вступает в работу по сигналу с (п+2)-го выхода регистра 5. По фронту сигнала BCLK выставл етс сигнал запроса магистрали BPRO, которьй запрещает распространение сигнала к следующим устройствам , подключенным к магистрали. Если магистраль свободна, т.е. сигналы BUSY и BPRN наход тс в неактивном состо нии (потенциал Лог. 1), то по следующему переднему фронту сигнала BCLK делитель 8 частоты устанавливает свой сигнал BUSY, запреща работу всех других-устройств, подключенных к магистрали периферийных устройств (фиг. 9). По первому выходу делитель 8 одновременно с установкой сигнала BUSY выводит из третьего состо ни регистр 16 регистра 5 управл ющего слова, который формирует сигналы управлени записью, чтением подключенных к устройству портов и элементов пам ти по (п+3), (п+4), (п+5), (п+6)- му выходам. Эти же сигналы поступают на вход мультиплексора 6, формирующего сигналы записи, чтени регистров
составл ющие различное кол чество периодов тактовой частоты BCLK.
Режим самодиагностики задаетс ус тановкой сигнала высокого логическог уровн на (п+1)-м-выходе регистра 5 управл ющего слова. Этот сигнал поступает на четвертые входы регистров 4(1)-4(п) ввода-вывода. В этом режим информаци , последовательно записыва-г етс в регистры 4(1)-4(п), затем счи тьшаетс последовательно из этих регистров . Причем перед чтением каждог ) из регистров 4Cl)-4(n) предварительн необходимо установить потенциал логи ческой единицы на соответствующем вы ходе 1,...,п регистра 5 управл ющего слова. Устройство исправно, если переданные и считанные коды по каждому из регистров 4(1)-4(п) совпали. В режиме самодиагностики пр вер етс также и регистр 5 управл ющего слова
30
Claims (3)
1. Устройство дл ввода-вывода информации , .содержащее дещифратор управ л ющих сигналов, приемопередатчик, делитель частоты, регистр управл ющег слова, блок регистров ввода-вывода, мультиплексор управл ющих сигналов, селектор адреса, причем первый информационный вход-выход приемопередатчика вл етс входом-выходом устройства дл подключени к адресно-информационной щине ЭВМ, второй информационный вход-выход приемопередатчика соединен с информационными входами селек тора адреса, регистра управл ющего слова и с первым информационным входо блока регистров ввода-вывода, выход селектора адреса соединен с первым входом дешифратора управл ющих сиг а35
40
4(1)-4(п). После окончани цикла обме-дз лов, второй и третий входы которого
сигналов,
0
л
составл ющие различное количество периодов тактовой частоты BCLK.
Режим самодиагностики задаетс установкой сигнала высокого логического уровн на (п+1)-м-выходе регистра 5 управл ющего слова. Этот сигнал поступает на четвертые входы регистров 4(1)-4(п) ввода-вывода. В этом режиме информаци , последовательно записыва-г . етс в регистры 4(1)-4(п), затем счи- тьшаетс последовательно из этих регистров . Причем перед чтением каждого из регистров 4Cl)-4(n) предварительно необходимо установить потенциал логической единицы на соответствующем выходе 1,...,п регистра 5 управл ющего слова. Устройство исправно, если переданные и считанные коды по каждому из регистров 4(1)-4(п) совпали. В режиме самодиагностики пр вер етс также и регистр 5 управл ющего слова.
.л
25 Формула изобретени
.л
30
1. Устройство дл ввода-вывода информации , .содержащее дещифратор управл ющих сигналов, приемопередатчик, делитель частоты, регистр управл ющего слова, блок регистров ввода-вывода, мультиплексор управл ющих сигналов, селектор адреса, причем первый информационный вход-выход приемопередатчика вл етс входом-выходом устройства дл подключени к адресно-информационной щине ЭВМ, второй информационный вход-выход приемопередатчика соединен с информационными входами селектора адреса, регистра управл ющего слова и с первым информационным входом блока регистров ввода-вывода, выход селектора адреса соединен с первым входом дешифратора управл ющих сиг а35
40
дз лов, второй и третий входы которого
на управл ющие сигналы и выходы регистров 4(1)-4(п) переход т в третье состо ние, чем устран етс вли ние на работу магистрали.
Таким образом, в режиме синхронного обмена устройство ввода-вывода позвол ет подключатьс к быстродейст- вуюсщм синхронным магистрал м, не наруша процессов обмена информацией между другими устройствами, подключенными к этой же магистрали, причем i наличие делител 8 частоты позвол ет адаптировать устройство дл магистралей , имеющих длительности управл кнцих
соединены с входами устройства дл подключени к шинам направлени обмена ЭВМ, стробирующий вход селектора адреса соединен с входом устройства
50 дл подключени к выходу синхронизации адреса ЭВМ, вход сброса регистра управл ющего слова вл етс входом устройства дл подключени к выходу сброса ЭВМ, информационные входы и
JJ выходы блока регистров ввода-вывода вл ютс входами-выходами устройства дл подключени к информационным щи- нам магистрали внешних устройств, первый и второй выходы дешифратора уп-
равл ющих сигналов соединены соответственно с первым синхровходом регистра управл ющего слова и управл ющим входом приемопередатчика, перва груп-.
па информационных выходов регистра управл ющего слова вл етс группой выходов устройства дл подключени к гаинам записи-чтени магистрали внешних устройств, о т л и ч а ю щ е е - р с тем, что, с целью расширени функциональных возможностей за счет обеспечени различных режимов работы: синхронного, асинхронного и самодиаг15875208
дов мультиплексора управл ющих сигналов , выход которого соединен с входом записи-чтени блока регистров ввода-вывода .
2. Устройство по п. 1, о т л и - ч а ю щ е е с тем, что блок регистров ввода-вывода содержит п регистровых узловj каждый из которых содержит два регистра, мультиплексор, элемент . НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент Й-НЕ, причем в каждом регистровом узле группы информап онных входов первого регистра соединены с группой выхоностики , устройство содержит формиро- t5 Д° второго регистра и образуют первые информационные вход, и выход регистрового узла, группа выходов первого регистра соединена с группой информационных входов второго регистра
ватель запроса магистрали, причем jbpynna выходов и группа входов дешифратора управл кщих сигналов соединены соответственно с группой адресных
входов блока регистров ввода-вывода и 20 образует вторые информационные вход
25
группой адресных выходов селектора адреса, втора группа информационных выходов регистра управл ющего слова соединена с группой режимных входов блока регистров ввода-вывода,треть группа информационных выходов регистра управл ющего слова соединена с группой входов управлени переводом в третье состо ние блока регистров ввода-вывода и первым синхровходом 30 формировател запроса магистрали, первый информационный вход которого соединен с первым выходом делител часто- . ты и вл етс входом устройства дл подключени к шине зан тости магистра-зз ли внешних устройств, шина синхронизации которой соединена с входом устройства , подключенным к второму син- хровходу формировател запроса магистрали и синхровходу делител частоты, Ю информационный вход которого соединен с инверсным выходом формировател запроса магистрали, пр мой выход и второй информационный вход которого вл ютс выходом и входом устройства дл 45 .подключени к соответственно шинам приоритета магистрали внешних устройств , иина последнего приоритета которой соединена с входом устройства дл подключени к второму информаци- 50 онному входу формировател запроса магистрали , рход сброса и второй выход делител частоты соединены соответственно с входом устройства дл подключе-.
и выход регистрового узла, шени первого регистра сое вым информационным входом сора, через элемент НЕ - с равлени третьим состо ние регистра, первым входном эл КЛЮЧАЮЩЕЕ ИЛИ и вл етс входом регистрового узла в тий информационные входы м сора образуют вход записигистрового узла, четвертьш онный вход мультиплексора выходом элемента И-НЕ, пер которого соединен с выходо ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вх и управл к чий вход мультип разуют вход управлени тр нием регистрового узла, в.т элемента И-НЕ вл етс вхо регистрового узла, при это вторые информационные вход с первого по п-й регистров образуют соответственно п рую группы входов и выход управл юрще входы с первог регистровых узлов образуют ресных входов блока, входы равлени третьим состо ни чтени с первого по п-й р узлов образуют одноименны ка, .
3. Устройство по п. 1 чающеес тем, что равл ющего слова содержит
ни к выходу сброса ЭВМ и входу управ-55 Р элемент НЕ, элемент И
формационные входы первог регистров образуют группу онных входов регистра упр слова, группы выходов пер
лени третьим состо нием регистра управл ющего слова, перва группа информационных выходов регистра управл ющего слова соединена с группой вховые информационные вход, и выход регистрового узла, группа выходов первого регистра соединена с группой информационных входов второго регистра
5
0 . з Ю 5 0 .
и выход регистрового узла, вход оазтэе- шени первого регистра соединен с пер- вым информационным входом мультиплексора , через элемент НЕ - с входом управлени третьим состо нием второго . регистра, первым входном элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вл етс управл ющим входом регистрового узла второй и третий информационные входы мультиплексора образуют вход записичтени регистрового узла, четвертьш информационный вход мультиплексора соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого и управл к чий вход мультиплексора образуют вход управлени третьим состо нием регистрового узла, в.торой вход элемента И-НЕ вл етс входом режима регистрового узла, при этом первые и вторые информационные входы и выходы с первого по п-й регистровых узлов образуют соответственно первую и вторую группы входов и выходов блока, управл юрще входы с первого по п-й регистровых узлов образуют группу адресных входов блока, входы режима, управлени третьим состо нием и записи- чтени с первого по п-й регистровых узлов образуют одноименные входы блока , .
3. Устройство по п. 1 чающеес тем, что равл ющего слова содержит
5 Р элемент НЕ, элемент И
о т л и - регистр уп- три регист- причем информационные входы первого и второго регистров образуют группу информационных входов регистра управл ющего слова, группы выходов первого и второго регистров соединены с группами информаг ионных входов третьего регистра и вл ютс соответственно второй и первой группами выходов регистра управл ющего слова, группа выходов третьего регистра соединена с группой информационных входов первого регистра, входы сброса первого и второго регистров вл ютс входом сброса регистра управл ющего слова, синхро- вход которого соединен с входами раз ()
k
BPRH BCLK
BPRO BPRO
решени первого, второго и третьего регистров и через элемент НЕ - с дом управлени третьим состо нием третьего регистра, соединенным с первым входом элемента И, выход и второй вход которого соединены соответ ствен- но с входом управлени третьим состо нием второго регистра и входом управлени третьим состо нием регистра управл кщего слова.
и
FP
«
h
т
b
ч
( ()
n
±0
ff(n}
6
(),(),(),()
Фаг.1
6/11
Om 9лЗ
Z
wR
At 37 AZ 82
I
77
0m 5л. 5
Фиг. 2
Й7;й:17
75
18
fZ
/
75
Сфос
ОтбА.Ъ От5/1.8
U2.5
Ю
О
3
От 6л. 5
ffSfl. (1...n)
КбА.7
К OA.ff(1...n)
(),(), Кбл.6
().()
KM
fn
rrU
Отбл.2
Кбл.(1}
QJUi
) Кбл.1
)Л2
N9
I
) Фиг5
От fff Mwrc М ( We
т
Фигб
ki
n.
5k
кШ. .7
От М} мкм
кл
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884364326A SU1587520A1 (ru) | 1988-01-20 | 1988-01-20 | Устройство дл ввода-вывода информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884364326A SU1587520A1 (ru) | 1988-01-20 | 1988-01-20 | Устройство дл ввода-вывода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1587520A1 true SU1587520A1 (ru) | 1990-08-23 |
Family
ID=21350010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884364326A SU1587520A1 (ru) | 1988-01-20 | 1988-01-20 | Устройство дл ввода-вывода информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1587520A1 (ru) |
-
1988
- 1988-01-20 SU SU884364326A patent/SU1587520A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР iff 1229765, кл. G 06 F 13/00. Авторское свидетельство СССР № 1401470, кп. G 06 F 13/00. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1587520A1 (ru) | Устройство дл ввода-вывода информации | |
RU2032201C1 (ru) | Модуль ввода-вывода системы цифрового управления | |
JPH1027485A (ja) | 不揮発性メモリ装置および不揮発性メモリ装置のためのデータ伝送方法 | |
RU2042183C1 (ru) | Устройство ввода-вывода информации для системы цифрового управления | |
SU1208558A1 (ru) | Устройство дл сопр жени | |
RU2022342C1 (ru) | Устройство для реконфигурации многомашинного вычислительного комплекса | |
SU1633418A1 (ru) | Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе | |
SU1238091A1 (ru) | Устройство дл вывода информации | |
SU1156083A1 (ru) | Устройство дл сопр жени | |
SU1737460A1 (ru) | Устройство дл сопр жени магистралей | |
RU1784985C (ru) | Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств | |
SU1339576A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
SU1403069A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
RU2146064C1 (ru) | Устройство программного управления | |
SU1297069A1 (ru) | Устройство дл сопр жени внешних устройств с общей пам тью | |
SU1001070A1 (ru) | Система дл обмена данными между информационными процессорами | |
SU1559351A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
SU1372330A1 (ru) | Устройство дл св зи микропроцессора с внешними устройствами | |
JPH11273380A (ja) | Lsi動作モード設定信号取り込み方法およびモード信号取り込み機能つきlsi | |
SU1605247A1 (ru) | Многопроцессорна система | |
SU1117627A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1387006A1 (ru) | Коммутационное устройство | |
SU1508220A1 (ru) | Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств | |
SU955008A1 (ru) | Устройство дл ввода-вывода информации | |
SU1179357A1 (ru) | Устройство дл сопр жени модулей вычислительной системы с общей шиной |